83、基于关键区域的快速桥接故障测试生成方法研究

基于关键区域的快速桥接故障测试生成方法研究

在半导体制造过程中，测试模式的生成与优化对于确保器件的质量和性能至关重要。传统的测试模式生成方法可能无法准确估计制造器件的缺陷水平，导致估计值与实际值之间存在差距。本文将介绍基于关键区域的快速桥接故障测试生成方法，旨在提高测试模式的效率和准确性。

1. 背景与问题提出

传统模型在估计制造器件的缺陷水平时，未充分考虑布局信息，导致估计值与实际值存在差距。为了提高估计故障覆盖率的准确性，布局感知推导是一种有效的方法。之前的研究评估了加权故障覆盖率的有效性，其中每个故障的发生率由关键区域加权，并提出了基于目标故障选择和贪心算法的测试模式重新排序方法，以尽可能少的模式实现更高的加权故障覆盖率。然而，贪心算法在重新排序时需要不可避免的执行时间，其执行时间与目标故障数量的平方成正比，因此在实际规模电路中的应用存在不足。

2. 加权故障覆盖率与测试模式重新排序

2.1 加权故障覆盖率

当制造的半导体器件上存在导电颗粒时，如果其尺寸小于最小线间距，则可能不会导致故障；但如果它连接两条或更多线路，则可能成为电阻桥接缺陷。所有可能导致缺陷的颗粒的中心坐标所绘制的区域称为关键区域。对于给定缺陷尺寸 r，计算关键区域的过程称为关键区域分析，可以使用一些商业工具（如 Mentor Graphics 的 Calibre Yield Analyzer）来执行。

通过对关键区域分析工具的目标信号线添加一些约束，可以计算出在给定一对信号线之间成为缺陷的一组导电颗粒的关键区域大小。两条信号线之间的关键区域称为桥接缺陷关键区域，对于给定缺陷尺寸 r，两条信号 si 和 sj 之间的桥接缺陷关键区域表示为 A