20150615-OrCAD层次原理图绘制中常见的DRC

本文探讨了在多层次模块设计中出现的复位信号名称冲突问题,并提供了两种解决方案:一是为不同模块中的相同功能信号使用不同的名称;二是忽略此项设计规则检查。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

1.
WARNING(ORCAP-1629): Multiple Hierarchical Ports of same name exist across Hierarchical Blocks. U_CPU,RESET#

这个错误主要在3个或3个以上的层次块间,比如CPU的复位信号,即给了RAM单元,又给了LCD单元,如果在3个单元层次块中,H Pin的名称都叫RESET,那就会出现这个DRC。

解决办法是:要么改名为RESET1,RESET2,RESET3…要么不进行该项的DRC检查。知道这件事儿就行了。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值