QEMU添加设备相关-中断控制器、串口、pflash支持

最新推荐文章于 2025-06-13 22:59:17 发布

Maxwell47

最新推荐文章于 2025-06-13 22:59:17 发布

阅读量907

点赞数 8

CC 4.0 BY-SA版权

分类专栏： QEMU 文章标签：嵌入式硬件 c语言

本文链接：https://blog.youkuaiyun.com/swh547/article/details/140315919

QEMU 专栏收录该内容

4 篇文章

订阅专栏

QEMU添加设备相关-中断控制器、串口、pflash支持

一、添加串口支持：

真实板卡的初期调试中，串口打印可谓神器，几乎所有的SOC都会带有串口这个外设，因此我们也需要添加串口到我们的定义中。

首先添加几个串口的基地址，添加多个串口的目的是为了后面在读个权限空间内跑不同的系统因此需要不同的权限的串口打印输出。

[SIFIVE_U_UART0] = { 0x10013000, 0x1000 },

[SIFIVE_U_UART1] = { 0x10023000, 0x1000 },
在初始化函数中调用serial_mm_init创建串口实例，这个串口仿真ns16550a的定义，在后续opensbi、u-boot、kernel中有这个串口的驱动，方面移植。在sifive_u模拟板中，我们使用的是sifive_uart_create函数来实现uart实例的实现，它的仿真驱动文件位于同级的sifive_uart.c中。

serial_mm_init(system_memory,
memmap[QUARD_STAR_UART0].base, 0, qdev_get_gpio_in(DEVICE(mmio_plic),
QUARD_STAR_UART0_IRQ), 399193, serial_hd(0),
DEVICE_LITTLE_ENDIAN); serial_mm_init(system_memory,
memmap[QUARD_STAR_UART1].base, 0, qdev_get_gpio_in(DEVICE(mmio_plic),
QUARD_STAR_UART1_IRQ), 399193, serial_hd(1),
DEVICE_LITTLE_ENDIAN);

其中，qdev_get_gpio_in函数用来配置串口中断信号，必须要添加中断控制器相关的函数才能正确使用串口。

二、添加中断控制器：

外设是需要中断器的，所以说中断控制器是必不可少的。

RISCV标准的中断控制器分为两部分内核中断CLINT(Core
Local Interrupt)和外设中断控制器Platform-Level Interrupt
Controller(PLIC)，CLINT在每一个smp架构下每个core都各有自己私有的中断，PLIC则是所以core共用的外部中断控制器。

[SIFIVE_U_CLINT] =    {  0x2000000,    0x10000 },

[SIFIVE_U_PLIC] =     {  0xc000000,  0x4000000 },

在初始化函数内，分别使用下面的两个函数创建相关的ip，注意要根据内核中smp个数为每个core创建对应的资源。

sifive_clint_create

sifive_plic_create

添加上述ip后，就有了中断控制器和串口，就可以进行简单的串口功能测试，现在需要固件的载体使其工作，这里使用到qemu中对于flash的仿真设备，也就是pflash。

三、添加pflash支持

pflash是并行flash，目前真实的器件已经很少见了，市面上常见的是qspi的nor flash作为低阶固件的载体，而nor flash一般都支持XIP运行，那么基本上等同于pflash了，那么为了方便我们就使用qemu提供的plash作为早期固件的载体。

依然是增加pflash的基地址，这里不是寄存器，而是pflash的数据起始地址，大小是32M，完全足够我们存放固件了。

{

[SIFIVE_U_FLASH] = {

0x20000000, 0x2000000 },

}

创建pflash器件并映射到我们的系统总线对应地址上，最后将其关联到“-drive if=pflash,bus=0,unit=0,…………”的qemu参数上，这样启动仿真时就可以加载固件文件到这片flash上，以下这些代码都不难理解，这里不在赘述

static PFlashCFI01 *sfive_u_flash_create(RISCVVirtState *s,

                                   const

char *name,

                                   const

char *alias_prop_name)

{

DeviceState *dev =

qdev_new(TYPE_PFLASH_CFI01);

qdev_prop_set_uint64(dev,

“sector-length”, QUARD_STAR_FLASH_SECTOR_SIZE);

qdev_prop_set_uint8(dev, "width",

4);

qdev_prop_set_uint8(dev,

“device-width”, 2);

qdev_prop_set_bit(dev,

“big-endian”, false);

qdev_prop_set_uint16(dev, "id0",

0x89);

qdev_prop_set_uint16(dev, "id1",

0x18);

qdev_prop_set_uint16(dev, "id2",

0x00);

qdev_prop_set_uint16(dev, "id3",

0x00);

qdev_prop_set_string(dev, "name",

name);

object_property_add_child(OBJECT(s), name,

OBJECT(dev));

object_property_add_alias(OBJECT(s),

alias_prop_name,

                          OBJECT(dev),

“drive”);

return PFLASH_CFI01(dev);

}

static
void sfive_u_flash_map(PFlashCFI01 *flash,

                        hwaddr base, hwaddr

size,

                        MemoryRegion

*sysmem)

{

DeviceState *dev = DEVICE(flash);

assert(QEMU_IS_ALIGNED(size,

QUARD_STAR_FLASH_SECTOR_SIZE));

assert(size / QUARD_STAR_FLASH_SECTOR_SIZE

<= UINT32_MAX);

qdev_prop_set_uint32(dev,

“num-blocks”, size / QUARD_STAR_FLASH_SECTOR_SIZE);

sysbus_realize_and_unref(SYS_BUS_DEVICE(dev), &error_fatal);

memory_region_add_subregion(sysmem, base,

                            sysbus_mmio_get_region(SYS_BUS_DEVICE(dev),

                                                   0));

}

s->flash = sfive_u_flash_create(s, “sifive_u.flash0”, “pflash0”);

pflash_cfi01_legacy_drive(s->flash,
drive_get(IF_PFLASH, 0, 0));

sifiv_u_flash_map(s->flash, virt_memmap[SIFIVE_U_FLASH].base,

                    virt_memmap[SIFIVE_U_FLASH].size, system_memory);