我的第一个FPGA实验

FPGA 电路开发入门实验(1~6) (一)用1个拨码开关控制所有的LED灯亮灭(二) (2.1)放置2个2-4译码器模块,则总共有2组SW,每组2个,2组LED,每组4个,每组SW分别控制其对应的LED组。(2.2)参照代码,设计一个3-8译码器,完成类似的拨码开关实验。注意代码中的信号宽度设定。(2.3)自行查阅手册中的7段译码器管脚对应关系,用4个拨码开关控制一个7段译码器的数字,从0-9-A-F,共16个数字和字母。(三)计数 阅读详情

经过几天痛苦的FPGA学习过程,终于能在开发板上跑我的第一个简单到不能再简单的FPGA程序 ———二选一多路器。以下是我的详细实验描述。

实验目的:使用三个按钮组成二选一多路器的三个输入信号控制一个LED输出(亮或不亮)
实验平台:装有Quartus II的PC机、Cyclone III EP3C25F324C6开发板
实验步骤:
1. 打开Quartus II,创建一个新的工程。



2. 将工作目录设置为c:/altera/muxtwo; 工程名和上层设计实体名:muxtwo;然后按”Next”进入下一个设置窗口。



3. 弹出是否创建工程目录时,按”是”。



4. 选择项目文件窗口,直接按“next”.



5. 选择FPGA芯片型号,我们所选的是EP3C25F324C6.



6. EDA工具设置窗口,这里我们先跳过,按“Finish”.



7. 新建verilog HDL文件.File->New->Verilog HDL File->“OK”



8. 在新建立的.v文件中输入如下文本,并按File->Save As,保存成muxtwo.v.
module muxtwo(out, a, b, sl);
input a, b, sl; //输入信号
output out; //输出信号
reg out;
always @ (sl or a or b) //只要有一个有变化就执行
if(!sl) out = a; //如果sl为真那么out为a的电平
else out = b; //否则out为b的电平
endmodule



9. 编译,按如下图红色框内的按钮(这次便宜的目的是方便接下来的管脚配置)。



10. 编译完成后会有如下的提示窗口,按“确定”。



11. 管脚分配,进入Assignments->Pins,如下图将4个信号分配给4个管脚。(这是根据该型号来分配的,在该型号中PIN_F1为按钮1,PIN_F2为按钮2, PIN_P13为LED0, PIN_A10为按钮3),分配完再编译一次。



12. 再次编译成功之后开始下载到芯片上。按下图中红色框内的下载图标:



13. 按下图中红色框内的start 开始下载。



14. 当右上角的进度条显示为100%时表示已经成功下载到芯片上。此时我们可以来验证这个FPGA程序的正确性了。
(1) 按下按钮1:LED不亮
(2) 按下按钮2:LED亮
(3) 同时按下按钮1+3:LED亮
(4) 同时按下按钮2+3:LED不亮

高云FPGA初体验-LED流水灯实验 高云FPGA初体验-LED流水灯实验。国产FPGA-高云半导体-体验。 阅读详情

相关推荐

【FPGA练习】(一): UART串口通信实验

由于之前学习FPGA的过程中,没有做一个良好的记录,以及已学知识的扩展,所以从今天开始每一个实验例程和扩展应用,都要做文档记录。本实验,是基于正点原子达芬奇xc7a35tfgg484-2开发板。开发板时钟为50Mhz,采用RS232的通信协议。 串口数据的发送与接收都是基于帧结构的,即一帧一帧的发送与接收数据。每一帧除了中间包含8bit有效数据外,还在每一帧的开头都必须要有一个起始位,且固定为0;在每一帧的结束时,也必须要有一个停止位,且固定为1,即最基本的帧结构(不包括校验等)有10bit。

qq_42162595的博客 2003

从零开始的FPGA学习2-第一个实验

从零开始的FPGA学习2第一个程序--LED 第一个程序–LED 下面展示一些 内联代码片。 // A code block var foo = 'bar'; // An highlighted block var foo = 'bar';

m0_49325388的博客 525

FPGA入门指南:从零搭建开发环境到完成第一个LED闪烁实验

FPGA(现场可编程门阵列)是一种通过硬件描述语言构建可重构数字电路的技术,其核心原理是利用并行处理架构实现硬件级定制。在数字信号处理、通信协议和AI加速等领域,FPGA凭借其低延迟和高能效优势展现出独特的技术价值。对于初学者而言,掌握Verilog语言和Vivado开发环境是入门的关键步骤。通过搭建FPGA开发环境,完成LED控制等基础实验,可以逐步理解时序约束和硬件调试方法。本文以Xilinx Artix-7开发板为例,详细演示从工程创建、仿真验证到实际上板调试的全流程,帮助开发者避开常见陷阱,建立系统

weixin_30753873的博客 503

FPGA入门实验

一、FPGA 实验 项目创建、编译和下载 学生实验 • 仿照本实验,请完成以下任务 – 用1个拨码开关控制所有的LED灯亮灭 二、FPGA 实验 译码器组合逻辑 • 1、放置2个2-4译码器模块,则总共有2组SW, 每组2个,2组LED,每组4个,每组SW分别控 制其对应的LED组。 • 2、参照代码,设计一个3-8译码器,完成类似 的拨码开关实验。注意代码中的信号宽度设定。 • 3、自行查阅手册中的7段译码器管脚对应关系, 用4个拨码开关控制一个...

m0_58790779的博客 2589

告别点灯实验:用FPGA+WS2812打造你的第一个嵌入式‘光立方’项目(基于Quartus和Modelsim)

本文详细介绍了如何利用FPGA和WS2812打造嵌入式光立方项目,涵盖从时序解析到动态效果设计的全过程。通过Quartus和Modelsim工具,开发者可以掌握GRB数据重组、多帧动画存储及精确时序控制等关键技术,实现高效的动态显示效果。

weixin_29207533的博客 419

告别枯燥实验报告:用Quartus Prime和Cyclone IV FPGA做一个你的第一个互动小项目——按键数码管显示

本文介绍了如何使用Quartus Prime和Cyclone IV FPGA开发板实现按键控制数码管显示的互动项目。通过详细的步骤指导,包括环境搭建、Verilog编码、模块集成和调试技巧,帮助初学者快速掌握FPGA开发基础,体验硬件编程的乐趣。

weixin_30266885的博客 396

FPGA第一个实验----流水灯

最近有空,想系统学一下FPGA,尽管在本科期间接触过EDA的一些课程内容,但还是遇到了很多问题。 Quartus II软件安装就安了小半天,万幸破解成功了。 上述为下载的全部文件,包括Quartus II软件安装,帮助安装,器件库安装,仿真工具ModelSim安装,关于具体软件下载,安装过程以及破解请浏览这位博主的博客:https://blog.csdn.n...

小师兄的学习记录 2815

给数电实验新手的保姆级教程:用Quartus II 13.0完成第一个FPGA项目(附引脚分配避坑指南)

本文为数字电路实验新手提供了一份详细的Quartus II 13.0使用教程,涵盖从软件安装、工程创建到引脚分配、编译下载的全过程。特别针对FPGA项目中常见的引脚分配错误、编译报告解读等实际问题,提供了实用的避坑指南和优化建议,帮助初学者快速上手Quartus开发环境。

weixin_30500105的博客 443

从零到一:用Verilog HDL构建你的第一个FPGA密码锁——北邮数电实验深度解析

本文深度解析北邮数字电路实验中的FPGA密码锁项目,详细讲解如何使用Verilog HDL从零构建功能完整的密码锁系统。涵盖状态机设计、按键消抖、密码验证等核心模块的实现方法,提供实用的调试技巧和性能优化建议,帮助电子工程学生掌握FPGA开发精髓。

c7d8e9的博客 174

FPGA实验3:计数器、波形仿真、SignalTap

FPGA计数器、波形仿真、SignalTap 实验一:设计一个0-17的计数器,当计数值为17的时候,OV输出1,其他输出0,注意设定合理的信号位宽。 1、 例化的子模块代码module cnt_0to17( CLK , // clock CNTVAL, // counter value OV ); // overflow input CLK; output [4:0

Sep_Young的博客 1421

基于FPGA的cy7c68013a双向通信实验

基于FPGA的cy7c68013a双向通信实验     本实验是基于FPGA的cy7c68013a的USB双向通信实验,以前折腾过一段时间cy7c68013a,没有入门时感觉好难,入门了就会感觉很简单。本教程主要内容:     1.cy7c68013a的固件编写,以及生成iic固件和下载固件。     2.cy7c68013a的slave模式,以及他的读写时序     3.cy7c6801...

乘风的博客 3万+

【iCore4 双核心板_FPGA】实验十八:Niosii——基于内部RAM建立第一个软核

实验指导书及源代码下载地址: 链接:https://pan.baidu.com/s/1mjpwGJI 密码:6u8v iCore4链接:

weixin_33811539的博客 195

FPGA读写SDRAM实验

FPGA读写SDRAM实验 众所周知,片上RAM是FPGA的宝贵资源。对于一些低端的FPGA芯片,其片上RAM实在是少的可怜,甚至不能存下一张图片。若要用FPGA实现图像处理,显然需要外部存储器。 而在外部存储器中,SDRAM的特点是速度快,价格低,但时序复杂。今天,主要介绍的就是使用FPGA读写SDRAM的实验。 文章最后,将会给出所有代码,代码均经过详细注释。

ruby97的专栏 3万+

电信院 创新创业实践二 FPGA Verilog vivado 数码显示管 显示译码器

一、实验目的 用case语句设计一个显示译码器,并学习如何在EGO1实验板上使用7段数码管显示数字。 要求数码管显示一个数字为学号(如2016****100)最后一位(如0)。 二、实验仪器 计算机(安装Vivado 2018.1)、EGO1实验板 三、实验原理 EGO1实验板卡上的8个数码管是7段共阴极数码管,当某段对应的引脚输出为高电平时,该段位的LED灯点亮。 八段数码管的显示...

dxp的博客 1万+

FPGA——HC-05蓝牙串口实验

HC-05蓝牙模块 买来的模块背面就长这样子,总共有六个引脚,实际只用四个脚(RXD、TXD、GND和VCC)就可以进行数据的收发,以默认的9600bps的波特率,由于目前项目对速度要求不高,因此也没有深入研究AT指令等。 关于蓝牙模块的协议其实就是一个串口协议,在蓝牙配对成功后,就相当于以无线的方式进行串口通信。关于串口协议可参考我之前的一篇博客:串口回环 蓝牙串口实验 做这个实验的目的就是更好地理解蓝牙即串口这个概念。实验的思路框图如下: 思路很简单,用一组传统的uart串口连接PC,HC-05连接

Spider X的博客 1万+

Freemarker整合poi导出带有图片的Excel教程

Freemarker整合poi导出带有图片的Excel教程 https://blog.youkuaiyun.com/x541211190/article/details/105675771根据此人博客可完成此功能,但原文中有一处错误需要纠正,当单元格合并时,计算起始单元格有错误。 源代码: /** * 构造合并单元格集合 * * @param createRowIndex: * @param cellRangeAddresses: * @param startIndex: * @param c

weixin_39403349的博客 1002

【iCore3 双核心板_FPGA】实验二十一:Niosii——基于内部RAM建立第一个软核

实验指导书及代码包下载: http://pan.baidu.com/s/1boLbBdl iCore3 购买链接: https://item.taobao.com/item.htm?id=524229438677 转载于:https://www.cnblogs.com/xiaomagee/p/5669092.html...

weixin_30732487的博客 79

DDR5 JEDEC标准简析:一次读懂DDR5的核心规范!

JEDEC,全称是,中文名称是「电子元件工程联合委员会」,它是全球权威的存储接口标准制定机构。我们常见的 DDR2、DDR3、DDR4、DDR5 都是它搞出来的。📌 JEDEC 就像存储接口界的“裁判+编剧”——规定谁该怎么跑,怎么演,怎么配合。

weixin_43199439的博客 2571

FPGA---Basys3(实验内容汇总贴)

前言 本博文为FPGA---Basys3入门板的实验汇总帖子。 实验指导书 实验源码github地址 实验目录 组合逻辑电路设计 编码器 比较器 全加器 时序逻辑电路设计 D 触发器的实现 同步复位的 D 触发器 异步复位的 D 触发器 同步置位/复位的 D 触发器 加法计数器 减法计数器 状态机 Gray 编码的状态机 One-hot 编码的状态机 数码管流水灯 转...

weixin_30547797的博客 3630

【WRFDA教程】客观分析(OBSGRID)详解

客观分析(OBSGRID)详解

WW、forever的博客 1133

分享6款文字语音生成驱动虚拟数字人说话的开源项目

对定性和定量结果的大量实验表明,我们的算法实现了高质量的照片真实感对话头部视频,包括根据语音节奏进行的各种面部表情和头部运动,并超过了最先进的水平。我们的系统包含三个阶段。当然,FACEGOOD Audio2face 部分也可根据自己的喜好进行重新训练,比如你想用自己的声音或其它类型的声音,或者不同于 FACEGOOD 使用的模型绑定作为驱动数据,都可以根据下面提到的流程完成自己专属的动画驱动算法模型训练。兼顾生成的韵律和外表的相似,除了面部,考虑到了头部的动作,虑了背景区域的artifact。

南七小僧的学海无涯 3049
上一篇: 在plsql中使用exp imp工具实现oracle数据导出导入(转)
下一篇: INT 14H (转)
sunwill_chen
博客等级 码龄19年 25粉丝 39原创
评论 1
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付:10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值