君子凯漪-优快云博客

原创基于单片机与FPGA的SPI

1.SPI含义 SPI是串行外设接口(Serial Peripheral Interface)的缩写。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，如今越来越多的芯片集成了这种通信协议。 2.步骤 step1 stm32_3pin_to_fpga_input prj_fpga_spi_input 由单片机传送数据到FPGA。 prj_stm32_gpio_wave...

2021-08-26 17:50:58 1854

原创基于FPGA的频率计设计

1.频率计频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器。频率计主要由四个部分构成:时基(T)电路、输入电路、计数显示电路以及控制电路。

2021-08-23 19:42:09 2407 1

原创 FPGA SDR 实验并行ADC、DAC

本实验目标 • 掌握并行DAC、ADC的接口时序 • 用DDS合成信号，经过DAC输出 • 用ADC采集信号 • 使用SignalTAP在时域观察信号 • 使用Matlab在频域观察信号关于高速数据转换器的时钟管理关于高速数据转换器的时钟管理： • ACLK和DCLK的区别 – 用于进行数据转换的ACLK，应尽量高质量 – 最好不要经过FPGA，否则该时钟的波形质量会下降 – 用同步数据的DCLK，只要满足数据的建立保持特性即可 • 本实验配套电路板的局限性 – 由于成本..

2021-07-22 17:06:40 2148

原创基于FPGA的DDS参考设计

目录设计目标目标1 DDS电路核心RTL 目标2 DDS开发板测试平台设计目标目标1 DDS电路核心RTL 本阶段目标是设计一个DDS的核心RTL代码。使用Matlab生成DDS的波表ROM（DDS的波表数据为2补码的格式）验证方法：使用RTL View观察电路的RTL结构本设计加入了额外的D触发器流水线以减小ROM的I/O延迟带来的影响 1.设计一个DDS的核心RTL代码 ////////////////////////////////////////////.

2021-07-21 20:31:38 456

原创 FPGA入门实验

一、FPGA 实验项目创建、编译和下载学生实验 • 仿照本实验，请完成以下任务 – 用1个拨码开关控制所有的LED灯亮灭二、FPGA 实验译码器组合逻辑 • 1、放置2个2-4译码器模块，则总共有2组SW，每组2个，2组LED，每组4个，每组SW分别控制其对应的LED组。 • 2、参照代码，设计一个3-8译码器，完成类似的拨码开关实验。注意代码中的信号宽度设定。 • 3、自行查阅手册中的7段译码器管脚对应关系，用4个拨码开关控制一个...

2021-07-13 21:06:06 2589

原创 Verilog RTL代码新手上路教程

1. 多路选择器 //MUX21 module top( IN0 , // input 1 IN1 , // input 2 SEL , // select OUT ); // out data parameter WL = 16; // 输入输出数据信号位宽 input [WL-1:0] IN0, IN1;// 选择器的两个输入数据信号 input SEL; // 通道选...

2021-06-06 00:59:13 1177 1

m0_58790779的博客

原创基于单片机与FPGA的SPI

原创基于FPGA的频率计设计

原创 FPGA SDR 实验并行ADC、DAC

原创基于FPGA的DDS参考设计

原创 FPGA入门实验

原创 Verilog RTL代码新手上路教程

空空如也

空空如也

原创 基于单片机与FPGA的SPI

原创 基于FPGA的频率计设计

原创 FPGA SDR 实验并行ADC、DAC

原创 基于FPGA的DDS参考设计

原创 FPGA入门实验

原创 Verilog RTL代码新手上路教程

空空如也

空空如也

原创基于单片机与FPGA的SPI

原创基于FPGA的频率计设计

原创基于FPGA的DDS参考设计