- 博客(30)
- 收藏
- 关注
RSS订阅原创 IIC协议
IIC即I2C，一种总线结构。IIC 即Inter-Integrated Circuit，这种总线类型是由菲利浦半导体公司在八十年代初设计出来的，主要是用来连接整体电路(ICS) ，IIC是一种多向控制总线，也就是说多个芯片可以连接到同一总线结构下，同时每个芯片都可以作为实施数据传输的控制源。这种方式简化了信号传输总线。例如：内存中的SPD信息,通过IIC，与BX芯片组联系，IIC 存在于英特尔PIIX4结构体系中。
2024-11-10 21:43:09
1514
原创 FPGA-64位8级流水线加法器顶层模块
8级流水线需要将加法运算拆分成8个时钟周期来完成，每个时钟周期需要将前面计算得到的和、还未进行计算的加数进行缓存，由此，比如第1个8位计算得到的和就需要缓存7次，第2个8位计算得到的和就需要缓存6次，以此类推。64位8级流水线加法器，即是将64位拆成8个8位进行运算，最后将8个8位运算的结果相加得出最后的和和进位位。采用8级流水线进行加法运算，则从第一次输入两个加数的第一个时钟起，需要第8个时钟周期对应的和才输出来，之后源源不断的输入加数，则和也不断的输出。缓存前面得到的和、未进行计算的加数。
2024-11-09 21:30:50
471
原创 FPGA实现复杂状态机的跳转-判断标准数据帧
FPGA实现较复杂的状态跳转，根据不同的情况设计判断条件。判断的条件的选取，要选清楚，比如本模块中，ROM在写入的过程中，以addr作为判断条件；在进行后面的判断连续几帧时使用正确帧的数目作为判断条件。
2024-11-06 17:17:10
692
原创 FPGA状态机——划分诀窍
在写状态机时化分清楚状态十分重要。总结了一些心得：避免参数重复；状态跳转的顺序逻辑也可以利用。先总结一下，明天在好一些例子和代码。
2024-11-01 20:52:16
97
原创 大概率转FPGA失败了
陆陆续续搞ic设计，搞FPGA三年。最近刚刚摸到门槛，但是由于公司需要，让我去做总体设计和测试了。这下就更是四不像了！就怕这也干，那也干，啥也干不好！
2024-10-31 22:09:52
111
原创 数字信号处理：自动增益控制（AGC）
自动增益控制（Automatic Gain Control, AGC）是一种信号处理技术，用于在接收端调整输入信号的增益（或放大系数），以保持信号在一个合适的强度范围内，从而防止信号过弱或过强。
2024-10-29 21:07:40
2493
原创 Verilog三段式状态机模版—看完三段式状态机显现在脑海里
这次只看三段式状态机的组成部分，不讲具体功能。写好三段式状态机，只需要记住三个always，基本上，脑海里就可以直接填写内容了。
2024-10-25 16:32:24
515
原创 信号模拟源参数下发：一帧ROM数据+一帧PN16数据+1000帧AOC数据
PCIE数据封装下发，两个ROM模块，PN16模块，状态机控制模块数据的输出
2024-10-22 23:21:16
889
原创 PN16（本源多项式为：X16+X15+X13+X4+1），每个clk输出16的bit随机伪随机码
PN16有四个抽头，更为复杂，没想到一遍过了。本源多项式为：X16+X15+X13+X4+1。
2024-10-17 18:19:37
248
FPGA实现CAN接口的开发，SJA1000+PCA82C250实现
2024-11-07
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人