0.之前安装好了工具，弄好了脚本，下面以APB_Timer模块为例实践下Verilog模块编写和基于UVM的testbench搭建。
1.DUT&Testbench源码：http://pan.baidu.com/s/1i3DuN2l
2.使用：在testbench目录下>run_test -test test.sv -uvm -vcs -fsdb即可。
3.结果演示：
APB_Timer模块DUT&Testbench实践
本文指导如何利用Verilog编写模块，并结合UVM搭建测试台，以APB_Timer模块为例进行实践操作。通过提供的源码链接，读者可以学习并运行测试台代码，实现模块的验证。
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
