从NoC到NIC：Versal ACAP如何重构100G以太网的数据通路

从NoC到NIC：Versal ACAP如何重构100G以太网的数据通路

在数据中心和通信设备研发领域，对高吞吐、低延迟网络传输的需求正推动硬件架构的持续演进。Versal ACAP（自适应计算加速平台）作为赛灵思推出的新一代异构计算架构，通过其独特的NoC（片上网络）与NIC（网络接口卡）协同机制，为100G以太网数据通路带来了革命性的重构。本文将从实际硬件设计角度，深入解析Versal如何通过AXI总线封装解封装、MRMAC IP协同以及可编程数据平面优化，实现高效的数据流处理。

1. Versal ACAP架构解析与数据流基础

Versal ACAP区别于传统FPGA和SoC的核心在于其三重计算引擎架构：标量引擎（Scalar Engines）、自适应引擎（Adaptable Engines）和智能引擎（Intelligent Engines）。这种异构架构通过高度集成的NoC实现互联，为数据流动提供了可编程的硬件基础。

在VCK190评估板上，NoC作为数据通路的核心枢纽，将AXI总线协议的数据包进行封装和路由。每个数据包在NoC内部被拆分为多个flit（流控制单元），通过路由算法在源节点和目标节点之间传输。这种机制显著提高了并行数据处理能力和带宽利用率。

关键配置参数对比：

参数	传统FPGA架构	Versal NoC架构
最大理论带宽	依赖布线资源	最高可达数Tbps
延迟一致性	路径依赖性强	可预测的低延迟
并发连接数	受逻辑资源限制	支持数千个并行连接
功耗效率	随频率线性增长