siisbin27的专栏

文章出处：http://blog.youkuaiyun.com/rill_zhen/article/details/7819855引言FPGA最初阶段的学习可以分为两部分。一是HDL的语法，二是相关工具的使用。这第一部分，就是verilog HDL或者VHDL，国内用verilog的占得比例多一些。对于第二部分，这要看具体的FPGA开发过程，一般过程如下：3

文章来源：http://blog.youkuaiyun.com/rill_zhen/article/details/7793142引言工欲善其事，必先利其器。最近用verilog在FPGA上做一个简易的计算器，整个工程由6个模块组成，之前写的代码都是很小的，模块也很少，一般就一两个，没感觉出别扭。但是模块多了就发现，模块之间的关系就比较复杂，例化一个module时，要反复查看模块的

文章出处：http://blog.youkuaiyun.com/rill_zhen/article/details/7768552引言在学FPGA之前，一定弄明白一件事情，就是，FPGA到底是什么？好吧，这一节主要说一下这个问题，当然不止这一个问题。弄明白了这个问题，下一节开始说verilog语言的问题。 1.1FPGA实现类型众所周知，FP

文章来源：http://www.paincker.com/vivado-basic-usage-1新建工程打开Vivado软件，直接在欢迎界面点击Create New Project，或在开始菜单中选择File - New Project即可新建工程。点击Next输入工程名称和路径。选择RTL Project，勾选

文章来源：http://www.paincker.com/vivado-basic-usage-2前面一篇介绍了从新建工程一直到编写代码进行行为仿真，这篇继续进行介绍。修改器件型号新建工程时选择过器件型号，如果新建好工程后需要修改型号，可以选择菜单Tools - Project Settings。弹出窗口中，点击Project Device右侧的

文章来源：http://www.paincker.com/vivado-basic-usage-3IP核（IP Core）Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函数库（例如C语言中的printf()函数），可以直接调用，非常方便，大大加快了开发速度。使用V