CMT_103_的博客

原创 使用verilog完成对IIC总线的编写，采用三段式状态机，完成测试

一、IIC总线开始状态 IIC总线开始状态应该是SCL在高电平的期间，SDA出现下降沿，表示为开始状态 二、IIC总线结束状态 IIC总线结束状态应该是在SCL为高电平期间，SDA出现上升沿，表示结束状态 三、数据传输状态 IIC总线对于数据传输的要求为在SCL为低电平的情况下进行数据的改变，因此为了避免产生误差，选择在SCL低电平的中间位置进行数据的写入，在SCL为高电平的时候进行数据的保持 四、读写状态的状态转换图 五、测试结果 测试过程中我选择的从机地址是7’h3c