三.TLP包

已于 2025-06-24 14:31:33 修改
阅读量761 收藏 16
点赞数 9
CC 4.0 BY-SA版权
分类专栏： PCIe自学笔记 文章标签： fpga开发 PCIe 自学笔记
于 2025-05-21 15:12:37 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/shx_1314200/article/details/147981344

1.PCIe分层结构

        PCIe 采用三层协议栈（事务层、数据链路层、物理层），每层独立处理不同功能，协同实现高性能数据传输。事务层（Transaction Layer, TL）主要负责处理高层通信协议，生成/解析数据包（TLP）。 数据链路层（Data Link Layer, DLL）负责给每个TLP的头部分配唯一SeqNum，在尾部加上LCRC（Link CRC），除此之外还有属于数据链路层的DLLP（Data Link Layer Packet），功能是通过ACK/NAK机制保证传输的可靠性以及流控数据的更新。物理层（Physical Layer）是PCIe协议栈的最底层，除了给数据链路层发送的包加上开始和结束标识符，还直接负责电气信号传输、链路初始化和时钟同步。

PCIe 分层结构

2.TLP包

2.1 Transaction 种类

        PCIe是点对点的通信，一次传输的发起者通常称为Requester，接收者称为Completer，传输的类型分为Memory Transaction、I/O Transaction、Configuration Transaction、Message Transaction四种。

特性Memory TransactionI/O TransactionConfiguration TransactionMessage Transaction
主要用途大块数据传输（如DMA、显存访问）传统设备寄存器访问（兼容PCI）PCIe设备配置空间读写中断、电源管理、原子操作等
TLP类型字段MRd/MWrIORd/IOWrCfgRd0/CfgWr0Msg/MsgD/MsgA
地址空间内存地址空间（BAR映射）I/O地址空间（32位）配置空间（Bus/Dev/Func+偏移）无地址，依赖消息路由（如ID）
TLP头长度3 DW（32位地址）或4 DW（64位）3 DW3 DW3 DW或4 DW（含扩展路由）
Payload支持是（最大4KB）否（仅1-4字节数据）否可选（如MSI-X数据）
路由方式地址路由（Address Routing）地址路由ID路由（Bus/Dev/Func）隐式/显式路由（如广播）
典型延迟低（ns级，依赖TLP流水线）高（μs级，因协议开销）中（配置访问需Root Complex）极低（如MSI-X中断<100ns）

2.2 Posted 和 Non-Posted

        Posted和Non-Posted是事务（Transaction）的两大分类，直接影响传输效率、完成机制和死锁规避。对于Posted事务，比如发起方发送MWr TLP包给接收方，接收方无需返回Completion TLP包，发送方不确认是否成功（可靠性由数据链路层ACK/NAK保障），posted事务适用于批量数据传输（如DMA写），吞吐量高，这样可以减少链路占用。Non-Posted 事务则要求发送必须等待Completion，超时未收到会触发重试。

事务类型Posted/Non-PostedTLP 类型典型应用场景
Memory Write (MWr)PostedMWrDMA 数据传输、GPU 显存写入
Memory Read (MRd)Non-PostedMRdCPU 读取设备内存、SSD 数据读取
I/O Write (IOWr)Non-PostedIOWr传统 PCI 设备寄存器写入
I/O Read (IORd)Non-PostedIORd传统 PCI 设备寄存器读取
Configuration WriteNon-PostedCfgWr0/CfgWr1设备枚举、BAR 空间配置
Configuration ReadNon-PostedCfgRd0/CfgRd1设备功能检测
Message (Msg)PostedMsg/MsgD/MsgAMSI/MSI-X 中断、电源管理命令
AtomicOpNon-PostedFetchAdd/CAS多核同步、GPU 计算任务协调

2.3 TLP结构

        TLP（事务层数据包）是PCIe协议的核心传输单元，由3或4DW的Header（定义事务类型/地址等）、可选的1-1024DW数据负载（通过字节使能控制有效范围）及1DW的ECRC校验字段（保障数据完整性）组成，支持高效可靠的数据传输。

TLP组成部分所属协议层功能说明
Header（头标）事务层（Transaction Layer）3或4 DW，包含：
- 事务类型（Memory/I/O/Config/Msg）
- 目标地址或ID
- 传输长度（DW数）
- 属性（缓存一致性、RO等）
- 流量类别（TC）
Data（数据）事务层可选，1-1024 DW：
- 通过字节使能（Byte Enable）控制有效数据范围
- 零长度需特殊处理（设1 DW且字节使能全0）
Digest/ECRC事务层可选1 DW：
- 端到端CRC校验（ECRC），用于检测传输错误
- 接收方验证失败会触发NAK重传

2.4 TLP Header

        TLP Header 是 PCIe 事务层数据包（TLP）的核心控制部分，定义了事务类型、地址、数据长度和传输属性等关键信息。其长度分为3DW（32位地址）和4DW（64位地址）两种格式。

TLP Header

Fmt和Type       

        Header中比较重要的是Fmt和Type，它们共同决定了事务类型，组合如下表所示。

Fmt[1:0]Type[4:0]TLP 类型Header 长度数据负载典型用途
0000000MRd (Memory Read)3DW (32-bit) 无32位地址内存读请求
0100000MRd (Memory Read)4DW (64-bit)无64位地址内存读请求
0000001MWr (Memory Write)3DW (32-bit)有32位地址内存写请求
0100001MWr (Memory Write)4DW (64-bit)有64位地址内存写请求
0000010IORd (I/O Read)3DW无I/O 空间读请求（Gen4+ 已弃用）
0000011IOWr (I/O Write)3DW 有I/O 空间写请求（Gen4+ 已弃用）
0000100CfgRd0 (Config Read)3DW 无Type 0 配置空间读（本地设备）
0000101CfgWr0 (Config Write)3DW 有Type 0 配置空间写（本地设备）
0000110CfgRd1 (Config Read)3DW 无Type 1 配置空间读（下游设备）
0000111CfgWr1 (Config Write)3DW 有Type 1 配置空间写（下游设备）
101xxxxMsg (Message)3DW 或 4DW 无中断、电源管理、错误报告等
1001101MsgD (Message w/ Data)3DW 或 4DW 有带数据的消息（如 Vendor Defined）
0001100FetchAdd (AtomicOp)3DW 或 4DW 有原子加操作（Gen3+）
0001101CAS (AtomicOp)3DW 或 4DW 有原子比较交换（Gen3+）

Lenth 和Byte Enable

        Lenth字段指定了TLP数据负载（Payload）的DW（4字节）数量，范围从1-1024，最大4KB数据。Lenth不能取值0，当没有数据负载时，Lenth=1，且所有的Byte Enable字段都为0。对于I/O 事务，Lenth为1，且Last DW BE = 0，1st DW BE可变。Byte Enable 字段分为了Last 和1st，标记了第一个和最后一个DW中哪些字节有效。

        一个跨 DW 截断的例子如图所示，实际传输的有效数据为红色部分。

2.5 TLP路由

        PCIe TLP 的路由机制决定了数据包如何从发送端传递到目标设备，主要分为三种方式：基于地址的路由（用于 Memory 事务，通过物理地址匹配）、基于 ID 的路由（用于 Configuration 和 Completion 事务，通过 Bus/Dev/Func 标识逐级转发）以及隐式路由（用于 Message 事务，根据消息类型自动定向到 RC 或上游设备）。路由规则由 TLP Header 中的地址、ID 或消息编码字段控制，交换机/RC 根据这些字段实现精准转发。各种事务的路由方式如下图所示。

事务类型路由方式关键字段转发规则
Memory Read/Write
(MRd/MWr)		基于地址的路由32/64位目标地址交换机/RC 根据地址范围匹配：
- 属于下游设备 → 向下转发
- 属于主机内存 → 向上转发
I/O Read/Write
(IORd/IOWr)		基于地址的路由32位I/O地址仅支持32位地址空间（Gen4+已弃用）：
- 地址匹配 → 向下转发
- 不匹配 → 向上转发
Configuration
(CfgRd/CfgWr)		基于ID的路由Bus/Dev/Func（目标设备ID）交换机逐级匹配 Bus Number：
- Type 0：本地设备
- Type 1：下游设备
Completion
(CPL/CPLD)		基于ID的路由Requester ID（原请求者Bus/Dev/Func）按 Requester ID 反向路径回传至发起设备
Message
(Msg/MsgD)		隐式路由Message Code（消息类型编码）自动定向：
- 中断/错误消息 → 上报RC
- 广播消息 → 向下游所有端口转发
AtomicOp
(FetchAdd/CAS)		基于地址的路由64位目标地址 + Requester ID同 Memory 事务，但需确保原子性（可能锁定目标地址）

3.Flow Control

        PCIe Flow Control是PCIe协议中确保数据可靠传输的核心机制。主要作用是防止缓冲区溢出，确保发送方不会发送超过接收方处理能力的数据，发送方在获得足够信用时立即发送数据，无需等待ACK，提高了效率，还通过信用制保证所有TLP都能被接收方正确接收。

3.1信用值种类

        信用值类型分为Posted、Non-Posted、Completion三种，然后分别对Header和Data计数，所以一共有6种类型的buffer来存储信用值，每种信用类型有独立的 Buffer，避免不同类型TLP互相阻塞。如下图所示。

信用类型对应的 TLP 类型Buffer 管理方式典型应用场景
Posted Header (PH)Memory Write (MWr)、Message (Msg)仅计算 TLP Header（不包含 Payload）无需响应的写入操作
Posted Data (PD)Memory Write with Data (MWr)计算 Payload 的 DW 数量大数据块写入（如 DMA 传输）
Non-Posted Header (NPH)Memory Read (MRd)、I/O、Config仅计算 TLP Header（不包含 Payload）需要响应的读/配置操作
Non-Posted Data (NPD)Memory Read (MRd)预留空间（但实际无 Payload）读请求（无 Data，仅预留信用）
Completion Header (CPLH)Completion (CPL/CPLD)仅计算 Completion Header读返回、原子操作响应
Completion Data (CPLD)Completion with Data (CPLD)计算 Payload 的 DW 数量返回读数据（如 MRd 响应）

3.2信用值工作原理

       

Flow Control Credit

        首先，每个端口的接收器以信用值（credits）为单位，FC buffer向发送端报告其流量控制缓冲区的剩余容量。信用值信息由接收端的事务层生成，并传递至链路层的发送端。链路层在适当时机生成流量控制DLLP（数据链路层协议数据单元），将信用值信息发送至对端设备的接收器。此过程针对每个流量控制缓冲区独立进行，确保数据收发速率匹配。

        接收方通过解析流量控制DLLP（数据链路层协议数据单元）获取信用值信息，并将其传递至本端事务层的发送模块的FC counter。至此过程完成信用值在链路两端设备间的单向同步，该流程在链路双方向独立执行，确保两端设备的流量控制信息完全同步。当所有信用值交换完成后，链路进入稳定数据传输状态。

        发送端在传输TLP（事务层数据包）前，必须核查流量控制计数器中的可用信用值,信用值充足时，TLP正常下发至链路层传输,信用值不足时，发送操作暂停，直到接收端通过DLLP更新信用值。信用值更新延迟通常控制在微秒级，且信用值采用增量更新机制，仅传输变化量。不同的事务消耗的信用值不同，如下表所示。

事务类型TLP 示例消耗的信用类型信用消耗计算方式
Memory Write (MWr)MWr 带 64B PayloadPosted Header (PH) + Posted Data (PD)1 PH (Header) + 16 PD (64B ÷ 4B/DW)
Memory Write (MWr)MWr 不带 Payload (MWr0)Posted Header (PH)1 PH (仅 Header，无 Data 消耗)
Memory Read (MRd)MRd 请求 128B 数据Non-Posted Header (NPH)1 NPH (Header，无 Data 消耗)
Completion with Data (CPLD)CPLD 返回 128B 读数据Completion Header (CPLH) + Completion Data (CPLD)1 CPLH + 32 CPLD (128B ÷ 4B/DW)
Completion without Data (CPL)CPL 确认原子操作完成Completion Header (CPLH)1 CPLH (无 Data 消耗)
Configuration Read (CfgRd)CfgRd 读取设备配置Non-Posted Header (NPH)1 NPH (Header，无 Data 消耗)
Configuration Write (CfgWr)CfgWr 写入设备配置Posted Header (PH)1 PH (Header，无 Data 消耗)
Message (Msg/MsgD)MsgD 带 16B 数据Posted Header (PH) + Posted Data (PD)1 PH + 4 PD (16B ÷ 4B/DW)
I/O Write (IOWr)IOWr 写入 4B 数据Posted Header (PH) + Posted Data (PD)1 PH + 1 PD (固定 4B 操作)
I/O Read (IORd)IORd 请求 4B 数据Non-Posted Header (NPH)1 NPH (Header，无 Data 消耗)
AtomicOp (FetchAdd/CAS)FetchAdd 请求 8B 操作Non-Posted Header (NPH)1 NPH (Header，无 Data 消耗)

手把手教你学pcie（1.37）--基本概念： TLP 包（Transaction Layer Packet）
MHD0815的博客
11-28 635
TLP 包是 PCIe（Peripheral Component Interconnect Express）协议中用于在主机和设备之间传输数据的基本单元。TLP 包包含了事务的所有必要信息，包括命令类型、地址、数据、标签等。下面是 TLP 包的详细结构和各个字段的解释。TLP 包是 PCIe 协议中用于数据传输的基本单元，包含了事务的所有必要信息。通过不同的 TLP 包类型和字段，主机和设备可以灵活地进行各种操作，如内存读写、配置读写、I/O 读写等。
6.PCIe协议分析3-PCIe TLP包详解2
一个早起的程序员
03-05 6039
一、回顾 上一篇博文我们讲解了TLP简介以及TLP Header结构，并列出了TLP的所有类型，如下图。本篇博文讲解核心几个TLP类型的具体结构（下图标注红色的），这些核心的TLP包结构，就是我们下章在分析PIO、XAPP1052例程里面实现的所有传输事务使用的TLP包类型。 二、核心事务类型的TLP包分析 （1）存储器读请求和存储器写请求 存储器读请求是PCIE主机给...
PCIe TLP | 报头 / 包格式 / 地址转换 / 寄存器 / 配置空间类型
u013669912的博客
05-04 1740
……
PCIE TPL包——消息请求
m0_61703043的博客
07-08 673
（３）ＩＮＴｘ中断消息 ＰＣＩＥｘｐｒｅｓｓ设备使用消息信号中断（ＭＳＩ）的方法来提交中断，但在 ＰＣＩＥｘｐｒｅｓｓ系 统中还有些设备不能支持这种方法，故 ＰＣＩＥｘｐｒｅｓｓ定义了一种虚拟ＩＮＴｘ连线的方法。⑦ 由于ＩＮＴｘ消息请求的路由方式是终止于下一接收者，即消息的源与目标在同一 链路上，当ＩＮＴｘ消息传递的路途中有交换开关时，这种路由方式决定了ＩＮＴｘ消息要在 交换开关中接力，故这种情况下到达根复合体的ＩＮＴｘ消息中的请求者ＩＤ是最后一个发 送者，而不是原始请求者。
PCIe(三)TLP数据包格式
最新发布
m0_58427556的博客
06-18 1093
在PCIe协议中，有三类数据包。分别是事务层的TLP（Transaction Layer Packet）、数据链路层的DLLP（Data Link Layer Packet）和 物理层的Ordered Set(有序集)。简单介绍一下Ordered Set, 不同于TLP/DLLP，他没有起始/结束字符，直接由物理层解析，不通过事务层或数据链路层，仅在相邻设备的物理层之间传输，主要用于链路初始化、训练和电源管理等关键功能等。
【PCIE】PCIE TLP包解析
qq_41186941的博客
03-01 1万+
PCIE TLP包解析 说明：本文摘自 V3学院 尤老师的培训班笔记，仅用于个人学习，不用于任何商业用途。 满足个人在公交车上或者其他需要不得不等待的时间段内学习的需要。 TLP包的公共部分 Memory read/write TLP（Mwr/Mrd包） Length的单位是DW,应该填除以4后的结果，如果不能整除，需要加一 Completion/Completion with Data TLPs (CPLD包) =============== Length一共10bit，其中0表
PCIe TLP包内容 全
qq_25210633的博客
10-23 5777
一个完整的TLP由1个或者多个TLP Prefix, TLP头, Data Payload 和 TLP Diseset组成。不同TLP头定义不同，TLP Data Payload的长度可变0-1024DW。TLP头由3个或者4个DW组成，第一个DW中保存通用TLP头，其他DW与通用TLP头的Type字段相关，通用头如下： Fmt和Type字段： Fmt和Type字段确认了当前TLP使用的总...
二、PCIE的TLP包的封包解包原理
k7126685的博客
03-08 3354
熟悉 PCIE 的组建包的过程，以及内部的字段细节的定 义，掌握如何发送接收 Mrd（memory read TLP）、 Mwr（Memory write TLP）、Cpl （Completion TLP）和 Cpld（Completion with data TLP）命令包，深入理解 PCIE 底层协议工作过程
5.PCIe协议分析3-PCIe TLP包详解1
一个早起的程序员
02-28 5335
《PCIE协议分析3-PCIE TLP包详解》会分以下两篇博客来讲解： PCIE协议分析3-PCIE TLP包详解1 PCIE协议分析3-PCIE TLP包详解2 一、回顾 上一节我们讲解了PIO XAPP1052 XDMA三者联系和区别，大家具体知道了PIO XAPP1052 XDMA实现的基本功能后，就可以进入本节。 二、PCIE TLP简介 Host与PCIe设备之...
TLP2768A_datasheet_en_20171226_20M.pdf
08-24
#### 三、主要特性 - **逻辑反转类型（开漏输出）**：采用开漏输出结构，可以灵活地与其他逻辑电平兼容。 - **SO6L封装**：采用紧凑型封装设计，适用于空间受限的应用环境。 - **宽工作温度范围**：可在-40°C至125...
PCIe协议之-TLP Header详解（三）
Summer的博客
05-17 1593
一个读请求可能会对应多个CplD（因为4KB的地址边界问题，以及RCB的限制），但是返回的总的数据量应当与请求的数据量保持一致，否则可能会出现Completion Timeout的错误；· 当任何非配置请求的Completion中的状态码为CRS时，都会被认为是非法的，并被认为是Malformed TLP；👉Tag： 这与最初的Memory Read TLP中的Tag字段相对应，它是为了匹配Completion与它所完成的原始请求。说明: 这表明请求被成功完成，没有错误发生。
PCIe（二）——TLP包构成
q1594的博客
09-09 6403
TLP包是由PCIe的Endpoint或者Root Complex发送的数据包。在PCIe体系中的事务层生成。深蓝色部分是物理层添加的开始和结束字段，浅蓝色部分是链路层添加的。这些都是由IP核自动添加，用户无需关心。中间红框内的是TLP包，在事务层生成，如果用户使用的是Riffa等集成度较高的框架也无需关心。但是有时可能会要求自己构建TLP或者解析TLP包。所以将重点介绍TLP包的构成。由图可以看出TLP包由头（Hander）、数据（Data）、ECRC（校验）四个部分组成。
PCie协议之-TLP Header详解（一）
Summer的博客
05-14 4558
在PCIe通信过程中，事务层数据包（Transaction Layer Packets，简称TLP）扮演着非常重要的角色。TLP用于在设备之间传递数据和控制信息，它们是PCIe的基本信息传输单元。TLP可分为几个部分，最核心的是TLP Header，它负责携带有关数据包的关键信息，包括数据包类型、长度以及传输方向等等。
PCIE专项学习（三）TLP结构
zmuli的博客
05-13 1068
PCIE设备之间传输主要由三种数据包类型，分别为TLP（Transaction Layer Packet，事务层包）、DLLP（Data Link Layer Packet，数据链路层包）和Ordered Set（命令集，物理层包），顾名思义，分别对应PCIE的事务层、数据链路层以及物理层。本节将详细介绍TLP的结构。
PCIe学习笔记（一）-------1.3 PCIe数据包（TLP，DLLP，PLP）
热门推荐
llxxyy507的博客
03-21 1万+
1，PCIe的层次结构 PICe设备在硬件电路上可以分为三个层次结构：事务层（Transaction Layer）、数据链路层（Data Link Layer）、物理层（Physical）。每一个层次又可以分为两个部分，分别为处理发送和处理接收的部分。 也可以分为四个层次，将事务层以上的层次称为软件层（Software Layer）。 2，PCIe数据包 前面已经说过PCIe之间是以数据包的形式来传输数据的，协议共定义了3类数据包。与处理层相关的是处理层数据包（TLP），与数据链路层相关的是数据
PCIe事务层（详细）总结-PCIe专题知识（六）
Luckiers的博客
05-14 2500
本文主要讲解PCIe事务层（Transaction Layer）的主要功能，通过图文解析方便读者快速掌握，同时有PCIe专题讲解整个PCIe的相关知识。在PCIe体系结构中，数据报文首先在设备的核心层(Device Core)中产生，然后再经过该设备的事务层(Transaction Layer)、数据链路层(Data Link Layer)和物理层(Physical Layer)，最终发送出去。而接收端的数据也需要通过物理层、数据链路和事务层，并最终到达Device Core。
PCIE事务层协议理解
qq_63762036的博客
06-12 928
关于PCIE协议事务层的简单理解，无论是自己写ip还是使用ip，希望对大家有一定帮助，自己依然在学习当中，不足之处多多包涵，欢迎大家一起参与讨论学习
TLP实际包，实际数据，举例
03-18
<think>好的，我现在要帮用户了解TLP的实际数据包结构及示例，关于PCI Express中的TLP。首先，我需要回忆一下之前学过的PCIe相关知识，尤其是事务层数据包的结构。根据用户提供的引用内容，特别是引用[3]，里面提到TLP属于事务层，是上层的数据包，所以需要详细解释其结构。 首先，TLP的结构包括头部、数据和可选的ECRC。头部部分包含关键信息，比如格式、类型、长度、地址等。我需要确认各个字段的作用，比如Fmt和Type字段如何共同决定TLP的类型，比如内存读写、配置读写或消息等。 然后，用户需要一个实际例子，所以得举一个具体的TLP数据包，比如内存读请求。可能需要分解每个字节的内容，说明每个字段的值和含义。例如，一个32位内存地址的读请求，长度是4DW，事务ID为0x1234，标签是0x5A等。 还要注意ECRC部分是可选的，是否包含取决于配置。可能需要提到TLP的字节顺序，比如小端格式，以及不同字段的位宽，比如头部的3 DW（12字节）或4 DW（16字节）。 另外，用户引用的资料提到了BDF和BAR，所以在解释TLP中的Bus、Device、Function编号时，可能需要联系引用[1]中的BDF结构，这样能增强回答的相关性。同时，引用[3]提到事务层、数据链路层和物理层，可能需要简要说明TLP在这三层中的处理过程，但用户主要关注的是事务层的结构，所以重点放在TLP本身的结构上。 还需要确保使用正确的LaTeX格式，行内公式用$...$，独立公式用$$...$$。比如，地址字段可能需要用十六进制表示，可以用LaTeX的语法，例如$0xA000\_0000$。 最后，生成相关问题时要围绕TLP的结构、类型、处理流程以及相关协议层展开，确保问题有针对性，帮助用户进一步深入学习。</think>### TLP（事务层数据包）结构解析 TLP（Transaction Layer Packet）是PCI Express事务层的核心数据单元，用于传输读写请求、配置操作和消息等。其结构由头部（Header）、数据（Data Payload，可选）和ECRC（End-to-End CRC，可选）组成[^3]。 #### 1. TLP通用结构 ``` | 头部 (3或4 DW) | 数据 (0~1024 DW) | ECRC (1 DW, 可选) | ``` - **头部**：固定3或4双字（DW，1 DW=4字节），取决于地址类型（32位或64位）。 - **数据**：有效载荷，长度由头部指定（最大4096字节）。 - **ECRC**：端到端循环冗余校验，用于检测传输错误。 #### 2. 头部格式详解（以32位地址内存读请求为例） ``` Byte 0-3 (Header DW0): | Fmt[2:0] | Type[4:0] | TC[2:0] | Attr[1:0] | TH | TD | EP | Length[9:0] | Byte 4-7 (Header DW1): | Requester ID (Bus[7:0], Device[4:0], Function[2:0]) | Tag[7:0] | Last DW BE[3:0] | 1st DW BE[3:0] | Byte 8-11 (Header DW2): | 32位地址 (低32位) | ``` - **关键字段说明**： - **Fmt和Type**：共同定义TLP类型。例如： - `Fmt=00_0b, Type=00000_0b` 表示32位地址内存读请求。 - **Length**：数据长度（以DW为单位），例如`Length=1`表示读取4字节。 - **Requester ID**：发起请求的设备BDF（Bus/Device/Function）标识，与引用[1]中的拓扑结构关联[^1]。 - **地址字段**：指定目标内存或配置空间地址。 #### 3. 实际TLP示例 **场景**：设备BDF为$1:2.3$请求从内存地址$0xA000\_0000$读取8字节数据。 ```plaintext TLP头部 (16进制表示): DW0: 00 00 00 44 // Fmt=00, Type=00000, Length=2 DW（8字节） DW1: 12 30 0F 0F // Requester ID=0x123（Bus=0x12, Device=3, Function=0），Tag=0x0F DW2: 00 00 00 A0 // 地址低32位=0xA0000000 ``` - **解析**： - **DW0**：`44`对应二进制`01000100`，分解为： - Fmt=00（3 DW头部），Type=00000（内存读），Length=2（2 DW=8字节）。 - **DW1**：`12`为Bus号，`30`分解为Device=3（高5位）和Function=0（低3位）。 - **地址**：目标为32位地址$0xA000\_0000$，与BAR（基地址寄存器）配置相关。 #### 4. TLP类型与路由 - **常见类型**： - **内存读写**：用于与内存或I/O空间交互。 - **配置读写**：枚举设备时访问配置空间（如BDF和BAR）。 - **消息**：中断、电源管理等事件通知。 - **路由方式**：基于地址（内存/IO请求）或ID（配置/消息请求），依赖PCIe拓扑结构[^2]。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值