FPGA SPEED GRADE

最新推荐文章于 2024-08-19 14:59:55 发布

schspa

最新推荐文章于 2024-08-19 14:59:55 发布

阅读量1.4k

点赞数 1

分类专栏： FPGA 文章标签： FPGA Speed Grade 速度等级

本文链接：https://blog.youkuaiyun.com/schspa/article/details/38513819

版权

本文介绍了FPGA的速度等级，指出不同公司对FPGA速度等级的定义可能不同。在CPLD中，数字越小，速度越快；而Xilinx的FPGA中，数字越大，速度越快。Altera的FPGA则相反，数值越小速度越快。速度等级与实际设计、综合、约束、布局布线等因素密切相关，不能仅凭数字进行不同系列间的直接比较。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

之前一直都知道，FPGA有不同的速度等级，但是却不知道不同公司的芯片速度等级的定义是否是一样的，如果不一样的话又有什么区别。。今天搜了一点儿资料，现在总结一下。

http://forums.xilinx.com/t5/CPLDs/Speed-Grade/td-p/3052 首先是这个帖子，

There is no consistent definition of a speed grade for all devices. Even for Xilinx, speed grades mean different things depending on if you are referring to a FPGA or a CPLD. For CPLDs, speed grades represent the time it takes for logic to go through the device (eg. in <= out). So a -10 device means that the device is guaranteed to send a signal from an input pin thru to an output pin in under 10 nS. So for CPLDs, the lower the number, the faster the part is. This is standard for CPLDs across all vendors so this can be used for device comparison purposes.