29、数字电路与量子逻辑电路技术解析

数字电路与量子逻辑电路技术解析

一、位并行脉动乘法器的VLSI架构分析

在数字电路设计中，位并行脉动乘法器的架构设计至关重要。这里将一种新提出的架构与文献中描述的位并行架构进行对比。

1. 架构硬件组成对比
   • 文献架构 ：该架构整体需要 (m^2) 个单元，每个单元包含两个 2 输入与门和两个 2 输入异或门。整个电路总共包含 (2m^2) 个与门和 (2m^2) 个异或门。
   • 新设计架构 ：新设计需要两种类型的单元。基于三项式实现的架构使用单元 1 和单元 2，基于五项式的使用单元 1 和单元 3。单元 1 由一个 2 输入与门和一个 2 输入异或门组成；单元 2 仅由一个 2 输入异或门组成；单元 3 由三个 2 输入异或门组成。与早期设计相比，D 触发器的数量显著减少。

属性	文献架构	新设计架构（三项式）	新设计架构（五项式）
单元数量	(m^2)	(m^2)（单元 1），(m - 1)（单元 2）	(m^2)（单元 1），(m - 1)（单元 3）
电路复杂度 - 与门数量