26、高速可寻址内存架构与椭圆曲线密码系统设计

高速可寻址内存架构与椭圆曲线密码系统设计

1. 可寻址内存架构设计

可寻址内存（CAM）在数据搜索和匹配领域有着重要应用。这里介绍一种 4 位 CAM 的架构设计。

1.1 4 位 CAM 整体架构

4 位 CAM 的架构中，输入为 4 位搜索数据，有四个存储位置，每个位置存储一个数据。每个存储字对应一条匹配线，匹配线通过匹配线感测放大器（MLSA）连接到编码器。匹配线用于指示存储数据与搜索数据是否匹配，当存储数据与搜索数据匹配时，对应的匹配线变为高电平，编码器生成匹配存储数据的地址。

1.2 CAM 单元架构

CAM 单元的搜索数据及其补码分别施加到搜索线（SL）和（SL）。搜索操作前，匹配线（ML）预充电至高电平。当搜索数据与存储数据不匹配时，匹配线被拉低至低电平。例如，若存储数据为 D = 1 且 D = 0，搜索数据为 SL = 1 和 SL = 0，所有下拉晶体管（M1、M2、M3 和 M4）关闭，匹配线保持高电平，表示匹配；若搜索数据为 SL = 0 和 SL = 1，下拉晶体管 M3 和 M4 开启，匹配线放电至地，表示不匹配。在 4 位 CAM 架构中，四个 CAM 单元并联连接，只要四个存储位中有一个与搜索数据不匹配，匹配线就会被拉低，只有当所有四位都与存储数据匹配时，匹配线才保持逻辑高电平。

1.3 匹配线感测放大器（MLSA）

采用电流竞争匹配线感测放大器（MLSA）。在预充电阶段，通过将信号 mlpre 和 en 置为高电平，将匹配线（ML）预充电至低电平，同时将搜索数据放置在搜索线 SL 和 SL 上。在评估阶段，将信号 mlpre 和 en 都置为低电平。若匹配