23、测试数据体积与内存控制器验证的优化方案

测试数据体积与内存控制器验证的优化方案

在当今的电子设计领域，测试数据体积的缩减以及内存控制器的高效验证是至关重要的问题。本文将介绍一种用于同时减少测试数据体积的改进方案，以及一种可复用和可扩展的内存控制器验证环境。

测试数据体积缩减方案

为了验证所提出方法的效率，研究人员在 ISCAS’89 基准电路上进行了实验。实验使用的测试集通过 MinTest ATPG 获得，并在配备 2.30 GHz Intel® Core i5 处理器和 4.00 GB RAM 的工作站上运行。

首先，对改进的 AVR（Modified AVR，MAVR）代码与其他现有方案在压缩比方面进行了比较。结果表明，使用 MAVR 代码在某些电路中压缩比最高可增加 1.49%，与 FDR 代码相比，压缩比最多可提高 25.25%。以下是不同电路在 FDR、EFDR、AVR 和 MAVR 方案下的压缩比比较：
| Circuit | Size of TD (bits) | Percentage of compression (%) | | | |
| — | — | — | — | — | — |
| | | FDR [14] | EFDR [16] | AVR [22] | Modified AVR (Proposed) |
| s5378 | 23754 | 47.991 | 57.986 | 61.943 | 62.310 |
| s9234 | 35479 | 41.79 | 49.351 | 59.366 | 59.937 |
| s13207 | 165200 | 81.306 | 82.531 | 85.614 | 86.440 |