Quartus II 中管脚上拉电阻（弱上拉）的设置方法

Quartus II 中管脚上拉电阻（弱上拉）的设置方法

 

转载▼

     今天终于知道了怎么设置FPGA CPLD管脚的上电初始状态，困扰了好久的问题终于解决了，记录下来。

     以设置一输入管脚为上拉为例，在使用Altera 的FPGA 时候，由于系统需求，需要在管脚的内部加上上拉电阻。Quartus II 软件中在Assignment Editor 中可以设置。具体过程如下：

      1. 在菜单Assignments 中选择Assignment Editor. 

      2. 在弹出的界面里选择 I/O Features.找到Node.  

      3. 选择Node Finder 选项后弹出如下界面  

      首先点击 List 按钮,这里可以根据需求,列出仅仅需要加弱上拉的管脚.或者把所有的管脚都找到.  

      4. 把需要加上拉电阻的管脚加上弱上拉约束.方法参见下图说明.  

      5. 完成后保存设置即可.