Match Group中修改Target

最新推荐文章于 2025-06-10 15:38:45 发布
最新推荐文章于 2025-06-10 15:38:45 发布
阅读量873 收藏 2
点赞数 1
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/randall_xu/article/details/80992930
本文介绍如何通过建立MatchGroup并在相对延迟（RelativeDelay）参数下设置目标（Target），以实现精确的时间控制。此方法适用于需要调整信号间时序关系的设计。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

建立Match Group 后再 Relative Delay --》 Delta Tolerance 下对应Net 方格中右键单击， 选择Set as Target

randall_xu
关注
allegro如何设置走线等长
weixin_42499230的博客
05-16 5587
设置走线等长！
Allegro如何设置网络组等长
bhxc809751502的博客
01-10 8410
然后鼠标随便点击一根需要建立BUS网络里的一根，跳出Edit Property（编辑属性）对话框。找到Bus_Name，输入需要建立BUS_Name的名称，这里输入MIPI_TX。在CM约束规则管理器，选择Electrical→Routing→Relative Propagation Delay，鼠标右击MGrp，选择Analyze，跳出网络长度信息。回到PCB Layout界面，在拉线等长的过程中在界面的右下角会显示网络等长状态，如下图所示。
Allegro约束规则设计
Huskar_Liu的博客
05-06 6264
allegro约束规则
Allegro优化布线常用技巧
Huskar_Liu的博客
05-24 3266
cadence
Cadence Allegro PCB Editor 学习笔记——常用规则设置（保姆级教程）
2301_78429662的博客
06-10 1512
规则设置是 PCB设计中重要的一个环节，可以通过PCB 规则设置，确保PCB符合电气要求和加工要求，对于PCB设计来说，这些设计规则包括对元器件放置、布线和信号完整性等。对于常规的电子设计而言，不需要用到全部的规则，为了使你能更直观快速地学会使用，这里针对常用的规则设置进行讲解。
allegro等长规则设定中的Delta-Tolerance
metersun的专栏
04-24 1万+
在包含clock信号线的功能模块组中，如LVDS，HDMI，DSI，并口LCD，HDMI功能模块中，均含有clock信号线，在这些功能模块中，其他走线均以clock为参考，且其长度均要短于clock。 在allegro的constaintde Relative Delay设定中，这些功能模块的组内等长设置都是以clock为Relative Delay的target，且在Delta:Toleran
Allegro 等长规则设置
garner99的博客
02-14 1万+
1、将需要等长的网络，创建一个组 match group... 2、设置规则条件 0 mil:120 mil 复制黏贴即可： 3、设置等长参考对象 3.1 set TARGET 4.analyze 分析网络 4.1 选择MGRP,右击analyze，右则显示黄色（分析规则不完整？） 5、建立拓扑仿真模型 sigxplorer 5.1sigxplorer 窗口 设置规则 5.2 设置网络模型端点，及等长规则，add... 5.3 add 后。...
allegro常用的几个约束规则
流火
05-28 9276
1.线间距设置 （1） 设置默认间距规则 约束管理器--》Spacing--》Spacing Constraint Set--》All Layers--》Line （2） 定义特殊间距约束 约束管理器--》Spacing--》Spacing Constraint Set--》All Layers--》Line--》点选Default按鼠标右键，执行Create--》Cre...
使用nessus提示：was not scanned because the target did not match any valid target specification.
04-03
当使用 Nessus 进行漏洞扫描时，如果遇到错误提示 `'was not scanned because the target did not match any valid target specification'`，这通常意味着指定的目标不符合扫描器的有效目标定义。以下是可能原因及其...
连接hdfs异常protocol message end-group tag did not match expected tag
qq_41605695的博客
03-04 5749
在本地调试连接hdfs进行写文件操作，连接异常。 java.io.IOException: Failed on local exception: com.google.protobuf.InvalidProtocolBufferException: Protocol message end-group tag did not match expected tag.; Host Details : ...
Qt pro中TARGET值获取
06-25
以便包含extract_target.priqmake-includeextract_target.priyourproject.pro但是，这样可能会修改构建环境，而且步骤较多。实际上，我们可以这样：echo'message($$TARGET)'>temp.priqmake-includetemp....
target_gene <- "CSS0037523" # 替换为您感兴趣的基因名 > group_column <- "group" # 替换为您的分组列名 > # 运行分析 > gene_analysis <- view_gene_expression(cds, gene_name = target_gene, group_col = group_column) 错误于data.frame(cell_id = names(gene_expr), gene_expression = gene_expr, : 参数值意味着不同的行数: 0, 13117 这里的group是自己设置的吗，之前提到的group是cds中的cds@phenoData@data[["group"]]
06-06
另外，用户问题中提到的group是自己设置的，存储在`cds@phenoData@data[["group"]]`，这实际上是monocle2中pData的一部分。所以当我们使用`pData(cds)`时，应该能获取到这一列。如果问题仍然存在，可能需要检查：-...
import os import shutil import re from collections import defaultdict def move_and_update_md_files(root_dir): # 确保根目录存在 if not os.path.isdir(root_dir): print(f"错误：目录不存在 - {root_dir}") return # 创建目标images目录 target_image_dir = os.path.join(root_dir, "images") os.makedirs(target_image_dir, exist_ok=True) # 存储文件名冲突解决方案 md_name_mapping = {} image_name_mapping = defaultdict(dict) # 第一轮：收集所有MD文件并计划重命名 for foldername, _, filenames in os.walk(root_dir): # 跳过根目录和目标images目录 if foldername == root_dir or foldername == target_image_dir: continue for filename in filenames: if filename.lower().endswith('.md'): orig_path = os.path.join(foldername, filename) # 处理MD文件名冲突 new_name = filename if filename in md_name_mapping: base, ext = os.path.splitext(filename) counter = 1 while f"{base}_{counter}{ext}" in md_name_mapping.values(): counter += 1 new_name = f"{base}_{counter}{ext}" md_name_mapping[orig_path] = new_name # 第二轮：处理图片和MD文件 for foldername, subfolders, filenames in os.walk(root_dir): # 跳过根目录和目标images目录 if foldername == root_dir or foldername == target_image_dir: continue # 处理MD文件 for filename in filenames: if not filename.lower().endswith('.md'): continue orig_md_path = os.path.join(foldername, filename) new_md_name = md_name_mapping.get(orig_md_path, filename) new_md_path = os.path.join(root_dir, new_md_name) # 读取并更新MD内容 with open(orig_md_path, 'r', encoding='utf-8') as f: content = f.read() # 更新图片引用 updated_content = re.sub( r'!\[.*?\]\((.*?)\)', lambda m: update_image_ref(m, foldername, target_image_dir, image_name_mapping), content ) # 写入新位置 with open(new_md_path, 'w', encoding='utf-8') as f: f.write(updated_content) # 删除原MD文件 os.remove(orig_md_path) # 处理图片文件 image_dir = os.path.join(foldername, "images") if os.path.isdir(image_dir): for img_name in os.listdir(image_dir): src_path = os.path.join(image_dir, img_name) if not os.path.isfile(src_path): continue # 处理图片名冲突 new_img_name = img_name if img_name in image_name_mapping: base, ext = os.path.splitext(img_name) counter = 1 while f"{base}_{counter}{ext}" in os.listdir(target_image_dir): counter += 1 new_img_name = f"{base}_{counter}{ext}" dest_path = os.path.join(target_image_dir, new_img_name) shutil.move(src_path, dest_path) image_name_mapping[img_name] = new_img_name # 删除空子文件夹 for foldername, subfolders, filenames in os.walk(root_dir, topdown=False): if foldername != root_dir and not os.listdir(foldername): os.rmdir(foldername) def update_image_ref(match, orig_folder, target_image_dir, name_mapping): orig_ref = match.group(1) img_path = os.path.normpath(os.path.join(orig_folder, orig_ref)) # 如果图片已移动 if os.path.isfile(img_path): img_name = os.path.basename(img_path) new_name = name_mapping.get(img_name, img_name) return match.group(0).replace(orig_ref, f"images/{new_name}") return match.group(0) if __name__ == "__main__": # 使用当前目录作为根目录，或替换为您的路径 target_directory = os.getcwd() print("开始整理文件和图片...") move_and_update_md_files(target_directory) print("操作完成！") print(f"所有MD文件已移动到: {target_directory}") print(f"所有图片已移动到: {os.path.join(target_directory, 'images')}") 修改代码，这个代码运行后md文件与图片的对应关系发生变化，对每一个文件夹内部进行处理时，应该创建一个字典，保存原文件名和新文件名的对应关系，再重命名图片，根据字典修改引用，最后再将所有文件移到最外面。
最新发布
07-29
同时，引用[5]中提到了两种文件修改方式，其中第二种方式（使用临时文件）适合我们这里的需求，因为我们需要在修改文件内容（更新引用）的同时重命名文件。 任务要求： 1. 处理MD文件和图片文件（假设图片文件...
06-Cadence17.4 allegro的网络等长设计
weixin_44479192的博客
08-18 1893
Cadence17.4 allegro的网络等长设计
Allegro设置及实用小技巧（三）
荷兰风车
11-22 7909
拓扑结构约束       在设计安卓平板PCB时对地址线和控制线使用地址线拓扑约束进行设置，可以很好提高设计效率。       方法简要描述：       1.实用任意一根地址线，创建多个pin pairs对象；       2.将此地址线所有对象使用sigxplore进行提取，并且使用此模块中的CM对所有pin pairs对象进行相对延时约束；
Cadence Allegro PCB设计88问解析(三十四) 之 Allegro 中 DDR等长处理
刘小同学的博客
02-29 2084
一个学习信号完整性仿真的layout工程师 在进行PCB设计时 ，会遇到一些单端的信号要做等长处理，比如DDR的数据线，交换机之间的数据线之类的。这时需要我们建立match group，来做等长。下面简单介绍在Allegro中怎么做等长
Vivado
weixin_42689124的博客
12-03 4727
Vivado Design Suite HLx Editions - Accelerating High Level Design 加速高层次设计 Vivado® Design Suite HLx Editions include Partial Reconfiguration at no additional cost with the Vivado HL Design Edition and ...
Allegro16.6差分等长设置及走线总结
热门推荐
piaolingyekong的专栏
04-10 2万+
Cadence原理图编辑器中，设置差分线方法； allegro PCB设计软件中设置差分线方法；差分线组内及组间差分等长设置
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值