8、半导体器件样品制备技术：从DRAM到封装器件的全面解析

半导体器件样品制备技术：从DRAM到封装器件的全面解析

1. DRAM垂直晶体管样品制备

1.1 垂直晶体管概述

在DRAM技术中，垂直晶体管作为访问深沟槽存储单元的关键组件，具有减小单元尺寸和优化访问晶体管的优势。其独特的双栅结构设计，使得通过两个背靠背的晶体管将存储单元与位线相连，但这也给物理失效分析（PFA）带来了挑战，尤其是在分析栅极氧化物故障时。

1.2 栅极氧化物应力失效研究

为了研究新型垂直栅极氧化物的可靠性，通过类似DRAM阵列结构进行应力实验。在实验中，对栅极施加恒定电压，并记录每个样品的首次栅极氧化物击穿的TDDB（时间相关介电击穿）。通过绘制失效百分比与击穿时间的关系图（通常使用Weibull图），可以直观地观察TDDB趋势。不同的应力电压有助于确定电压加速因子。此外，还进行了击穿后的I - V曲线测量，以在标称电压和温度条件下验证击穿情况。

1.3 新型样品制备技术

传统的样品制备方法，如简单横截面和背面制备，都存在一定的局限性。简单横截面只能访问一个栅极，可能会破坏至少50%的故障位点；背面制备虽然可以访问两个栅极和多个单元，但难以在不损坏栅极氧化物的情况下去除深沟槽。因此，开发了一种双横截面技术，该技术结合了聚焦离子束（FIB）横截面和湿法硅蚀刻，能够同时暴露双栅垂直晶体管的两个栅极氧化物，以便进行全面检查。

具体的制备流程如下：
1. 故障定位 ：利用广泛使用的光发射显微镜和电气探测，将故障位点缩小到沿一条字线的3 - 5个晶体管范围内。
2. 阵列分层 ：使用机械