计算机组成原理实验——存储器实验

1、目的与要求

掌握静态随机存取存储器RAM工作特性及数据的读写方法。

2、实验设备

ZYE1601B计算机组成原理教学实验箱一台,排线若干。

3、实验步骤与源程序

l) 实验接线如下:

⑴ MBUS连BUS2;

⑵ EXJ1连BUS3;

⑶ 跳线器J22的T3连TS3;

⑷ 跳线器J16的SP连H23;

⑸ 跳线器SWB、CE、WE、LDAR拨在左边(手动位置)。

2) 连接实验线路,仔细查线无误后接通电源。

形成时钟脉冲信号T3,方法如下:在时序电路模块中有两个二进制开关“运行控制”和“运行方式”。将“运行控制”开关置为“运行”状态、“运行方式”开关置为“连续”状态时,按动“运行启动”开关,则T3有连续的方波信号输出,此时调节电位器W1,用示波器观察,使T3输出实验要求的脉冲信号;本实验中“运行方式”开关置为“单步”状态,每按动一次“启动运行”开关,则T3输出一个正单脉冲,其脉冲宽度与连续方式相同。

3) 具体操作步骤图示如下:

给存储器的00地址单元中写入数据11,具体操作步骤如下:

KD0-D7=00000000

数据开关置数

SWB=0

开输入三态门

数据置入地址寄存器

SWB=1

SWB=1

CE=1

CE=1

SWB=0

LDAR=1

T3=

KD0-D7=00010001

开输入三态门

数据开关置数

SWB=0

LDAR=0

SWB=0

CE=0

LDAR=0

T3=

WE=1

数据置入存储器RAM

 如果要对其它地址单元写入内容,方法同上,只是输入的地址和内容不同。

(4) 读出刚才写入00地址单元的内容,观察内容是否与写入的一致。具体操作步骤如下:

KD0-D7=00000000

数据开关置数

SWB=0

开输入三态门

数据置入地址寄存器

SWB=1

CE=1

CE=1

SWB=0

LDAR=1

T3=

SWB=1

CE=0

LDAR=0

WE=0

数据从存储器读出

KD0-D7=00000000

数据开关置数

SWB=0

开输入三态门

数据置入地址寄存器

SWB=1

CE=1

CE=1

SWB=0

LDAR=1

T3=

SWB=1

CE=0

LDAR=0

WE=0

数据从存储器读出

KD0-D7=00000000

数据开关置数

SWB=0

开输入三态门

数据置入地址寄存器

SWB=1

CE=1

CE=1

SWB=0

LDAR=1

T3=

SWB=1

CE=0

LDAR=0

WE=0

数据从存储器读出

KD0-D7=00000000

数据开关置数

SWB=0

开输入三态门

数据置入地址寄存器

SWB=1

CE=1

CE=1

SWB=0

LDAR=1

T3=

SWB=1

CE=0

LDAR=0

WE=0

数据从存储器读出

4、结果分析与实验体会

1)根据存储器的读写原理,填写表2.5.2

表2.5.2  存储器的读写信号配合

控制信号

写地址            写内容            读内容

SWB开关

0                 0                 1

LDAR 开关

  1                 0                 0

CE 开关 

  1                 0                 0

WE开关 

  0                 1                 0

2)记录向存储器写入数据的操作过程。

按照前面介绍的实验步骤向存储器地址为00H, 01H,02H,03H,04H,05H的单元分别写入数据:55H,33H,44H,66H,08H,F0H。

3)写出读出存储器单元内容的操作过程并记录以下地址单元读出的内容。

表2.5.3  存储器单元内容读出记录

地址

内容

地址

内容

00000000

01010101

00000100

00001000

00000001

00110011

00000101

11110000

00000010

01000100

00001000

00000000

00000011

01100110

00001001

00000000

4)根据电路图分析向存储器置数和从存储器读数的工作原理。

通过向静态RAM中写入数据并且读出相关数据,在input单元中输入数并存入地址寄存器中,再向相应的地址单元存入数。

当验证读出的数据时,只需要再在input单元中输入想要读出单元的地址,再通过片选端CE读出存储单元内的数据。

一. 实验目的 1. 了解存储器的组成结构,原理和读写控制方法 2. 了解主存储器工作过程中各信号的时序关系 3. 了解挂总线的逻辑器件的特征 4. 了解和掌握总线传送的逻辑实现方法 二. 实验原理 1.基本操作:读写操作 读操作是从指定的存储单元读取信息的过程;写操作是将信息写入存储器指定的存储单元的过程 2.读写操作过程 首先要由地址总线给出地址信号,选择要进行读写操作的存储单元,然后,做写操作时,先从数据总线输入要存储在该单元的数据,通过控制总线发出相应的写使能和写控制信号,这时,数据保存在该单元中;做读操作时,只要通过总线发出相应的读控制信号。该数据就出现在总线上了 3. 总线传送 计算机的工作过程,实际上也就是信息的传送和处理过程,而信息的传送在计算机里面频度极高,采用总线传送必不可少,它可减少传输线路、节省器件、提高传送能力和可靠性。总线传送器件中大量使用的是三态门。三态门(ST门)主要用在应用于多个门输出共享数据总线,为避免多个门输出同时占用数据总线,这些门的使能信号(EN)中只允许有一个为有效电平(如低电平),由于三态门的输出是推拉式的低阻输出,且不需接上拉(负载)电阻,所以开关速度比OC门快,常用三态门作为输出缓冲器。其中74LS244是专用做挂总线用的三态门器件之一。
### 回答1: CPU设计部分实验五是关于存储器的实现。存储器是计算机中用于存储和提取数据的地方,它是计算机的重要组成部分。 在实验中,我们需要设计并实现一个存储器模块。存储器模块是由多个存储单元构成的,每个存储单元可以存储一个固定大小的数据。我们可以通过地址来访问存储单元中的数据。在实验中,我们需要选择合适的存储器类型、存储单元容量和地址位数。 在设计存储器模块时,我们需要考虑以下几个方面。首先,我们需要确定存储器的类型。常见的存储器类型有随机存取存储器(RAM)和只读存储器(ROM)。RAM可以通过读写操作来存储和提取数据,而ROM只能读取数据。我们需要根据实验的需求选择合适的存储器类型。 其次,我们需要确定每个存储单元的容量。容量决定了每个存储单元可以存储的数据量。通常,存储单元的容量是以比特(bit)为单位进行衡量的。在实验中,我们需要根据数据的大小来选择合适的存储单元容量。 最后,我们还需要确定存储器的地址位数。地址位数决定了我们可以使用的地址数目。地址的位数决定了存储器的寻址范围。在实验中,我们需要根据存储器的容量和存储单元的大小来选择合适的地址位数。 通过设计和实现存储器模块,我们可以在CPU中完成数据的存储和提取操作。这对于计算机的正常运行是至关重要的。实验五的完成将有助于我们更好地理解存储器的工作原理和在计算机系统中的重要作用。 ### 回答2: CPU设计部分实验五是关于存储器实现的实验存储器是计算机中用于存储指令和数据的硬件组件,它在CPU中起着重要的作用。 在这个实验中,我们需要实现一个简单的存储器模块。存储器由一组连续的存储单元组成,每个存储单元可以存储一个固定大小的数据。我们需要使用Verilog HDL语言编写代码来描述存储器的行为。 首先,我们需要定义存储器的输入和输出端口。存储器的输入端口包括读写控制信号和地址信号,输出端口包括读取的数据。 然后,我们需要根据输入的控制信号和地址来实现存储器的功能。当读写控制信号为读取时,我们需要根据给定的地址从存储单元中读取相应的数据,并将其输出。当读写控制信号为写入时,我们需要将输入的数据写入到指定的地址。 为了实现存储器的功能,我们可以使用Verilog HDL中的内存模块。内存模块可以方便地实现存储器的读写操作。 最后,我们需要对实现的存储器模块进行验证。可以编写一些测试用例,并使用模拟器进行仿真,验证存储器的读写功能是否正确。 总结起来,CPU设计部分实验五是一个关于存储器实现的实验。通过实现一个简单的存储器模块,我们可以加深对存储器的理解,并掌握使用Verilog HDL语言进行硬件描述的技巧。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值