qq_44404407的博客

文章目录想1.初学者不建议在设计文件中加入仿真语句；2.初学者也不会在tb里使用类似always一样的设计。对于1.因为把仿真通过的HDL修改为可以综合下板的HDL是很难的一件事，但是适当的使用预编译ifdef来控制何时使用仿真语句，这样可以在设计文件需要综合时忽略仿真语句。在设计文件中使用仿真语句虽有风险，但是可以提现一个人的HDL能力（设计文件里加上initial真的很爽，很方便）对于2.，使用的always设计通常是为了模拟某种时序而进行的描述，一般初学者只是使用initial，task来产生

此处做一些记录罢了。在fork中不能break，但是可以用disable fork来关掉fork。 从而在fork外做break。函数1：函数2：打印结果结论，即使是自己写的极小的delay延时（脉冲信号/毛刺），只要在timescale的精度能识别，就能被另一个线程的@采样到。过程中的问题：1.while（1）中如果没有阻塞，那么会永远循环，不会仿真结束；如果因为wait/@而阻塞，会在另外的线程完成后仿真结束（默认有个跳出？现象是这样，但是不清楚原理）2.while里可以有fork

抓端口PSEL和连线的PSEL。结果不一致，即连线PSEL是正常的，端口却为z态。这个信号为input信号。原因是这个模块的IO处没有声明PSEL，但是上层的模块例化这个模块时，有output PSEL的端口，并且连到上层模块的IO上了。这可真的是。...

cd命令在Makefile中只在当前行生效！shell命令在target内，每行是一个作用域，if-else也必须写到一行内（用\跨行，实际还是一行）；不在target内，多行都是一个作用域；.PHONY = run ,goto.DEFAULT_GOAL :=run PROJ_PATH = $(shell pwd)goto: @echo $(PROJ_PATH) @if [ -e $(PROJ_PATH)/base_run ]; then echo "exist base_run";\

文章目录简介其实还行，做的比较熟了之后用啥都差不多，毕竟产品是给客户用的，因此必然有ug用户手册，即便是英文的也能读懂。以前做的课设实验或者自己做的比赛，虽然有物资（模块）但是没有对应的说明书或者使用案例，因此做起来非常头疼。一个是看怎么实例化ip核，一个是看ip核的使用（UI，user interface).虽然手里有demo代码，但是代码根本就读不下去，要弄明白原委还得看ug。（有图有真香）简介MIG 7 系列和 Virtex-6 FPGA DDR2/DDR3 - 如何驱动用户接口SoDI

文章目录从算法的角度，拉普拉斯的计算需要两张相邻分辨率的高斯图像（3840x2160,1920x1080)，拉普拉斯对低分辨率的图像做上采样、填充之后卷积，然后和高分辨率的图像相减，得到残差（边缘纹理）。上采样的过程，是行列偶数倍插值“0”的过程，因为低分辨率的图像中灰度值为高分辨率图像的1/4，因此对上采样后的值要x4。（很重要）填充的圈数和卷积核有关，卷积核3x3，填充1圈0。5x5就填充2圈0。卷积核是高斯核，权重为1,4,…36,…4,1。高斯的权重本来是0.01左右的小数，将其放大256倍

文章目录verdi移动波形 鼠标中键信号进制保存波形设置：ctrl+r读取波形设置：r

原型验证，需要ic底层知识，相当于芯片公司生产芯片之前，对芯片功能进行验证。芯片应用（验证）工程师，这个不是指ic验证工程师（使用uvm进行验证一类的），是芯片生产出来之后，对芯片进行验证，这时候基本上是和ic设计、产品测试两个部门打交道了，个人感觉挺累的（开会，沟通，对齐）FPGA逻辑开发，这就分很多方向了，做通信协议的，做高速接口的，做基站的，做AI的，做dsp（ip算法），做系统方案的。...

文章目录tcl语法参考资料某些问题数字逻辑综合工具实践-DCDC多线程tcl语法tcl学习参考资料DC综合简单总结DC综合过程和指令DC/PT 常用到的脚本某些问题DC使用时读入多个verilog文件的问题这里说一下，set list [1 2 3] 不是大括号！if语句报错：Cannot test variable ‘xxx’ because it was not in the event express。这是因为边沿触发信号最多只能有两个（clk，rst）（这是基于触发器特性：