
IC验证
-
木兮梓淅伏所伊
这个作者很懒,什么都没留下…
展开
-
ic-dv-system verilog移位溢出问题
bl=9时,由于乘法优先级高,所以是1原创 2023-01-13 16:00:23 · 389 阅读 · 0 评论 -
uvm callback和factory重载的区别
重载,最开始的来源是c++ , sv面向对象的特性:集成,多态,重载。sv除了支持对方法的重载,还支持对约束constraint的重载。重载(sv)最大的优势是:子类句柄在用父类类型进行传递时,其行为仍然是子类的行为。举例,trans很多时候,都是用uvm_sequence_item的形式在sqr,drv之间传递,然后$cast(tr, uvm_sequence_item) 获取的。原创 2023-01-05 17:50:02 · 741 阅读 · 0 评论