Invisible的博客

RS485一、RS485简介二、实验内容1.实验目标2.实验原理图分析3.关于LED_CTRL模块的两种工作模式：4.代码实现三、下板实验一、RS485简介RS-485是双向、半双工通信协议，信号采用差分传输方式，允许多个驱动器和接收器挂接在总线上，其中每个驱动器都能够脱离总线二、实验内容1.实验目标2.实验原理图分析所需模块 ：RS485总控模块按键消抖模块：呼吸灯模块：流水灯模块：UART_RX模块：UART_TX模块 ：LED_CTRL模块 ：整体框图：

FPGA边沿检测边沿检测边沿检测其实边沿检测很简单，如下图所示：该波形中 ，w为输入信号，，检测输入信号的上升沿。则需要两个变量，一个是curr，另一个是next(应该定义成last)，curr及就是将输入信号直接存下来 ，next为打一拍，利用时序电路的特点，将信号后延一个时钟周期。则如果检测的是上升沿，那么输出信号就是curr & (next)。相反，如果想检测的是下降沿，那么输出信号就应该是(curr) & next。这样以来，就可以达到要求。...

RS232一、串口简介二、RS2321.通信方式2.RS232接口三、代码及仿真1.RX模块四、下板实验一、串口简介通用异步收发传输器，英文全称Universal Asynchronous Receiver/Transmitter，简称UART。UART是一种通用的数据通信协议，也是异步串行通信口（串口）的总称，它在发送数据时将并行数据转换成串行数据来传输，在接收数据时将接收到的串行数据转换成并行数据。包括RS232、RS499、RS423、RS422和RS485等接口标准规范和总线标准规范。.

文章目录一、稳态、亚稳态建立时间和保持时间不满足的情况：减少亚稳态的方法采样时间(Tsu)裕量保持时间二、使用步骤总结一、稳态、亚稳态时序分析的主要目的就是不产生亚稳态。而亚稳态是在建立时间和保持时间不满足的时候产生。建立时间和保持时间不满足的情况：时序不满足的时候不同时钟域的信号按键、外部芯片读写等有可能在时钟上升沿变化的信号，均有可能出现亚稳态减少亚稳态的方法对于1bit信号，建议使用同步机制，即打两拍(甚至是三排)对于多比特数据流，建议使用异步FIFO对于少量，发送可控.

文章目录一、VGA二、VGA接口及引脚定义VGA原理VGA时序标准VGA显示模式及相关参数设计1.实验内容2.分析3.模块4.总体设计框图如下编码测试结果一、VGAVGA，全称“Video Graphics Array”，及就是视频图形阵列，是一种使用模拟信号进行视频传输的标准协议，由IBM公司于1987年推出二、VGA接口及引脚定义EGO1上VGA接口VGA原理VGA显示器采用 图像扫描 的方式进行图像显示，将构成图像的像素点，在行同步信号和场同步信号的同步下，按照从上到下、由左到右的

文章目录一、FIFO是啥？？二、同步FIFO-IP核的配置和验证三、使用1.实例化FIFO2.仿真验证一、FIFO是啥？？FIFO本质上还是RAM，可读可写，只不过是先写先读，核、就像数据结构里面的队列。其主要在多比特做跨时钟域处理、前后带宽不同步等情况下使用根据时钟可分为同步FIFO和异步FIFO二、同步FIFO-IP核的配置和验证在vivado的ip-catalog中找到FIFO0-IP核选择同步时钟FIFO三、使用1.实例化FIFOmodule fifo( in

目录一、如何进行偶分频二、设计步骤1.画分析图2.分析得出波形图1)占空比为50%的波形图2)使用脉冲的波形图3.代码实现三、结果1.占空比50%的2.脉冲一、如何进行偶分频通过之前的计数器，我发现，可以通过计数的功能实现对原有板载的时钟进行分频。例如，想实现六分频，那么就需要计六个数，依次从0到2，总共三个数，每次到2的时候对输出变量进行取反操作，这样就可以实现占空比为50%的六分频。但是该设计在低频中没什么差错，但是如果在高频中使用的话，可能会出现一些问题，因为从系统时钟开始进行分频的话，是需要.

文章目录一、计数器二、设计步骤1.画图分析2.分析得出波形图3.代码实现三、结果一、计数器计数器设计的主要思想就是根据开发板上提供的晶振clk来计算，本实验实现了一个通过板载晶振时钟，控制LED灯1s亮一下的功能。二、设计步骤1.画图分析这是计数器的大至电路图2.分析得出波形图由于EGIO1的开发板所提供的时钟是100MHz，所以其频率：f = 105 KHz = 108Hzt = 1/f = (1/108)s = 10-8 s = 10-5 ms = 10-2 um = 10nm.

多路选择器下板实操二路选择器实验实验环境实验内容实验具体过程下板！！实验结果二路选择器实验实验环境系统:win10软件:Vivado, Vscode, Visio实验板:Xilinx的Artix7系列开发板EGO1实验内容先使用Visio对多路选择器的分析, 例如输入输出信号, 以及波形图的变化。其次编写Verilog代码，对电路进行描述，并且写tb文件来进行仿真验证。使用Visio对多路选择器的分析；使用Verilog编写简单的组合逻辑；编写顶层tb文件，对电路进行仿真验证；在vi