ZYNQ
关注
分享
扫一扫
文章平均质量分 79
ZYNQ开发
傅里叶对Wo说
Random的风，FIFO的爱，可编程逻辑器件热爱者，希望能坚持更新！
展开
-
跨时钟域处理总结（持续更新）
跨时钟域网上资源太乱且杂，或缺少方法，或缺少代码，或缺少仿真，故在此特意总结一下方便学习，会持续更新。原创 2024-12-15 14:51:08 · 682 阅读 · 0 评论 -
FPGA实现UART串口通信
UART 的英文全称是 Universal Asynchronous Receiver/Transmitter，即通用异步收发器，串口是串行接口的简称，两者组合起来就是通用异步串行通信接口， 它包括了 RS232、 RS499、 RS423、 RS422 和 RS485 等接口标准规范和总线标准规范， 因此串口广泛应用于嵌入式、工业控制等领域。原创 2024-12-05 15:33:00 · 1400 阅读 · 0 评论 -
AXI4总线协议（包含AXI4-Lite、AXI4_full、AXI4-Stream）
AXI（高级可扩展接口），是ARM MBA的一部分；AMBA：高级微控制器总线架构；是1996年首次引入的一组微控制器总线；开放的片内互联的总线标准，能在多主机设计中实现多个控制器和外围设备之间的连接和管理。AXI4是学习ZYNQ的PL与PS交互通信的重要部分，必须弄懂原理时序，后续在进行实时整理更新。原创 2024-04-10 22:05:36 · 3512 阅读 · 1 评论 -
PS端开发UDP通信，完成网口助手收发一致
最近在做PS与PL的数据交互传输，目前先调通PS端以太网UDP传输，网上没有UDP的开发发送接收，vitis进去大多数都是TCP的，我需要用的是UDP，自定义加上用户端IP地址和端口，故作次修改，以供参考。原创 2024-04-10 14:03:24 · 849 阅读 · 2 评论