mux_vs_merge in FPGA——以oht2bin为例

1. 需求

• 根据输入的独热码转换为二进制码说明
• merge的核心思想是将独热码展宽为和目标数据同等位宽的bitmap，之后做逻辑运算

2. 代码

module mux_vs_merge(
    input clk_i,
    input clk1_i,
    input [63:0] one_hot1_i,
    input [63:0] one_hot2_i,
    input [63:0] one_hot3_i,
    output wire [5:0] idx1_o,
    output wire [5:0] idx2_o,
    output wire [5:0] idx3_o
);

reg [63:0] r_one_hot1;
reg [63:0] r_one_hot2;
reg [63:0] r_one_hot3;
	
always @(posedge clk_i) begin
    r_one_hot1 <= one_hot1_i;
    r_one_hot2 <= one_hot2_i;
end
always @(posedge clk1_i) begin
    r_one_hot3 <= one_hot3_i;
end
mux mux_inst(
.clk_i(clk_i),
.one_hot_i(r_one_hot1),
.idx1_o(idx1_o)
);
merge_nand merge_nand_in