在VHDL编程时，遇到'0' definitions of operator +错误，通常是因为缺少对STD_LOGIC_UNSIGNED程序包的引用。解决此问题需要在代码开头引入必要的库和包，例如：library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; ... 这样可以确保加法运算符在超载匹配中的正确使用。
VHDL编程中遇到该错误：
found ‘0’ definitions of operator “+”, cannot determine exact overloaded matching definition for “+”
原因：
可能是没有引入STD_LOGIC_UNSIGNED程序包
解决：
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
…
扫一扫
12-29
6378
6378
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
