object "std_logic" is used but not declared

Q1：VHDL error at minute.vhd(10)： object "std_logic" is used but not declared 或者 

     VHDL error at minute.vhd(32)：can't determine definition of operator ""+"" -- found 0 possible defiinitions

A1：上述两个问题均是由于头文件包含不全。

在编译前，强烈建议将“library ieee;

use ieee.std_logic_1164.all;

use ieee.std_logic_unsigned.all;”全部包含进去。