Verilog学习记录1——计算输入值的位宽函数

最新推荐文章于 2025-03-06 10:55:52 发布

景墨轩

最新推荐文章于 2025-03-06 10:55:52 发布

阅读量1.4k

点赞数 2

分类专栏： Verilog学习文章标签：学习 Verilog fpga开发

本文链接：https://blog.youkuaiyun.com/qq_41780295/article/details/128245672

版权

计算输入值的位宽函数

function integer clogb2 (input integer bit_depth);
begin
	for(clogb2 = 0;bit_depth > 0;clogb2 = clogb2 + 1)
		bit_depth = bit_depth >>

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

景墨轩

关注关注

2
点赞
踩
4

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

专栏目录

Verilog参数例化时自动计算位宽的函数

吉大秦少游

05-21

4264

在工程中，参数化设计是非常常见的。模块接口的位宽，常见的有8位、16位、32位、64位和128位等；虽然功能相同，仅因为位宽不同，就要另外写一个模块，那设计工作就很繁复了。为此，我们可以采用参数化来实现，即用parameter来定义常数。但是参数化会遇到一个问题，就是某些信号的位宽跟此参数有着密切的关系。例如，我们可以使用parameter来定义FIFO的深度，但是表示FIFO深度的信号usedw，其位宽是跟参数相关的。如果深度为512，usedw位宽是9位，如果深度为1024，其位宽是10位。这时如果.

【RTL】verilog表达式的位宽计算

tedrushin的博客

04-12

1290

可以简单查这个表是否会自动做位宽扩展。

参与评论您还未登录，请先登录后发表或查看评论

Verilog中计算位宽函数（clogb2函数）

JennyJm的博客

02-19

169

例如：输入number 3，二进制为 11；右移 2次为 0，对应的clogb2 =2，函数返回 clogb2。基本想法：借助右移，每右移一位，计数器加1直至为0。目标：输入一个十进制数，计算出对应的二进制位宽。

Verilog数字位宽的拓展、加法以及乘法运算的位宽计算

最新发布

qq_57548898的博客

03-06

580

verilog数字位宽的拓展、加法以及乘法运算的位宽计算。

Verilog基础：表达式位宽的确定（位宽拓展）

前进，才知道自己的渺小

01-27

1万+

我们可以首先找到被加入上下文环境的操作数，a和b作为+操作符的操作数，是上下文决定的，(a+b)作为整体位与移位操作符的左边也是上下文决定的，(a+b)>>1作为整体是=操作符的右操作数，也是上下文决定的，因此answer（因为=），a，b（因为三层上下文嵌套）都被加入上下文环境中，这三个变量的位宽都是一样的，所以他们三个在运算前不会有拓展。因此首先执行a+b，根据规则，结果为16位，进位被丢失，然后再右移一位，最高位补0，最后赋值给同为16位的answer。很多时候方法很简单。改成a+b+17'b0;

基于Verilog的位宽计算函数clogb2

weixin_42365875的博客

04-11

2826

在实际的代码开发过程中，部分数据使用参数化，随着参数的改变，数据位宽也会随之改变，每次手动去修改信号匹配位宽很麻烦，可以采用clogb2函数直接对输入的参数匹配与之相对应的位宽，这样可以节省时间，不用每次去修改。

verilog位宽计算函数

m0_61196072的博客

02-10

847

verilog 函数调用clog2进行位宽计算

FPGA学习笔记---Verilog实现CORDIC算法——FPGA求sin函数和cos函数——FPGA求actan函数——FPGA开平方

DengFengLai123的博客

03-25

7338

参考资料： https://blog.youkuaiyun.com/qq_39210023/article/details/77456031（本篇的sin和cos程序可用，参考此篇写出我的actan） https://blog.youkuaiyun.com/messi_cyc/article/details/77966457 https://wenku.baidu.com/view/6c6...

System Verilog学习1——数据类型

bjc15050103的博客

12-22

1418

相比于Verilog语言将寄存器类型reg以及线网型类型wire区分开来，SV中引入了logic，而logic只是单纯的赋予变量，用于软件环境构建，在验证语言中不需要刻意去划分reg以及wire。与logic相对应的是bit,它们均为矢量类型，区别在于： logic是四值逻辑，0，1，X，Z bit是二值逻辑，0，1 在硬件环境里一般用logic,在软件环境里用bit 四值逻辑类型：integer logic reg net-type(例如 wire tri) 二值逻辑...

FPGA学习篇——Verilog学习1（基础语法）

weixin_72950851的博客

02-05

1031

这张图比较重要以及陌生的应该是高阻态Z，他是一个未知值，不一定为高也不一定为低电平，X是只能高电平和低电平中二选一。进制有常见的二进制（b）、八进制（o）、十进制（d）、十六进制（h）。十进制就是我们日常生活常用的阿拉伯数字0~9，而计算机中主要存储的是二进制，所以主要是二进制与十进制的转换，而八进制和十六进制可以先转换为二进制，进而转换为10进制。（1）二进制十进制：加权求和（2）十进制二进制：不断除2取余，逆序排列八进制代表数字0~7，对应的是二进制加权系

FPGA学习日记（一）从《夏宇闻verilog数字系统设计verilog》学习语法基础——1-7章

weixin_45299680的博客

07-14

1638

《夏宇闻verilog数字系统设计》课后章节思考： https://blog.youkuaiyun.com/weixin_44973391/article/details/103271314 第二章：Verilog语法基本概念综合：指的是将对逻辑行为的描述变为对逻辑单元互联的描述。模块化设计：上层模块与子模块，通过端口互联。 Verilog用于模块测试：行为级（功能，前）仿真，逻辑网表仿真和门级仿真，加上布局布线后，可进行布线后仿真（与真实电路非常接近）。通过运行仿真器，观察输入输出波形图来分析设计的电路模块是否

关于verilog里＜计数器位宽/求和结果位宽＞的计算

taccc的博客

07-30

1409

关于计数器位宽计算的错误，以及加法器结果位宽如何计算的问题

verilog 函数function 用法，举例计算数据位宽

weiweiliulu的专栏

01-16

2934

function integer log2; // 函数定义关键词 function endfunction 。log2 既是函数名也是函数返回值。log2相当于一个变量名，变 // 量类型和位宽就是函数名log2前面的 integer input inte...

Verilog 不同长度操作数运算(一)

linux91的专栏

05-22

1万+

在verilog中，一个简单的的运算 "f <= d + e;" ，但是当d，e，f的长度不同时，verilog是如何综合实现的呢？为了实验，d，e采用3bit长度，f的长度根据不同的实验场景重新确定。“+”、“-”、“>>”这三种运算应该是都符合同一种规则，下面实验更多的是利用“>>”操作来验证这种规则。整体代码如下： `timescale 1ns/1n...

verilog $clog2 取位宽函数

qq_41137205的博客

04-06

7046

/定义 function integer clogb2(input integer size);endend//使用//PIX位宽问题在于：1、每次使用到计算PIX位宽时都需要定义该函数，工作量重复、效率较低。2、因为函数定义在模块内部，无法对输入输出信号使用该函数。

Verilog位宽操作技巧----拼接与截位