FPGA一路时钟源产生差分时钟（vivado）

xilinx原语位OBUFDS，用法如下：

OBUFDS instance_name (

                       .O (clk_output_n),

                      .OB (clk_output_p),

                      .I (clk_input)

                          );

但这里有一个问题，输出的差分时钟务必直接连接到top_level层，也就是说这个差分时钟只能供给fpga的外设去使用，也即手册中写的Output to Device Pads。。。

 

最近，想把200MHz的查分时钟降频到125MHz的差分时钟供给内部IP核使用，纠结不知道怎么搞？？

希望路过的大佬提供下意见。。