qq_41545745的博客

原创 Verilog-A

Verilog-A语言

原创 摄影杂记二

还有raw连拍模式，还可以打开预拍摄功能，可以拍摄快门前0.5s的状态。HDR照片：菜单1-2中找到hdr模式，可以调整动态范围，选择自动，连续hdr一张，按下快门，busy，完事后出来hdr图片。对焦保卫：菜单1-6，随后会从物体前端开始对焦拍摄，一直排到物体尾，自动合成一张图片，更加清晰。m-fn：多功能选择按钮，可以设置iso、连拍、对焦模式、白平衡、曝光补偿。星号下面是：对焦选择按钮，可以切换对焦模式。单次自动对焦，伺服自动对焦（连续自动对焦，按住快门不松手，焦点一直在物体上，适合抓拍）。

原创 摄影杂记一

摄影小白，最近买了一台微单，型号是佳能R10，加上18-150套机镜头和佳能RF 50 F1.8定焦镜头。开始学习摄影。PS：摄影穷三代，单反毁一生。嘿嘿。

原创 MATLAB——知识点备忘

Matlab 备忘录

原创 Pipelined-ADC设计——设计完成12位50M

原创 Pipelined-ADC设计二——结构指标及非理想因素（Part2）

接上文，本章将两个比较重要的非理想因素，因此各项指标制定。后续会对常见的非理想因素给出常见的解决方法，以及设计所采用的方法。 至此，影响流水线ADC（Pipelined ADC）性能的各种主要的非理想因素带来的影响介绍完毕，初步制定了个流水线子级模块的指标。

原创 Pipelined-ADC设计二——结构指标及非理想因素（Part1）

本章将详细介绍电路各个模块的设计思路和设计中需要注意的关键点，给出流水线ADC中的非理想因素，并计算出流水线ADC各个模块具体指标。根据电路中信号的传输方向，依次介绍采样保持电路、Sub_ADC，MDAC 等模块的设计。（本章有些公式推导噪声来源等问题还是需要看一看，至少得懂的子电路的各种取值和指标是怎么来的）

原创 Pipelined-ADC设计一：序言

流水线型 模数转换器设计，12位 50M Pipelined ADC。

原创 PipelineADC学习一：

每一级用2bit量化，然后X2送到下一级。比如第一级量化错位为01，第一级量化的最后一位是第二级权重的2倍，即第一级最后一位的权重是2，因此码应该是010。第二级也是一个2bit的量化，有两个量化区间，其中两个码为有效量化码，一个码为校正码。第二级量化码00，校正码10。多比较一次，两个阈值，三个区间，分别对于输出00,01,10。正常2bit应该对于4个区间，这里只有三个区间是有用的，因此叫做1.5bit。PiplineADC起源之Sub-Ranging-ADC。带校正码的FlashADC。

原创 【无标题】

你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Markdown编辑器, 可以仔细阅读这篇文章，了解一下Markdown的基本语法知识。我们对Markdown编辑器进行了一些功能拓展与语法支持，除了标准的Markdown编辑器功能，我们增加了如下几点新功能，帮助你用它写博客：撤销：Ctrl/Command + Z重做：Ctrl/Command + Y加粗：Ctrl/Command + B斜体：Ctrl/Command + I标题：Ctrl/Command + S

原创 带着设计思维画版图——第一次和第二次

然后IO Pins界面选好IO layer，勾上Pin Label，点击option，设置IO Pins Label，包括大小啥的，其他就选Same As Pin即可。Layers开启Used这样能够更方便的画图，V(View) , S(Select)，AV：All Viewed，NV：None Viewed，AS：All Selected，NS：None Selected。更改Display：shift+右键点击要更改的layer，可以File--Save和Load，就是display.drf 文件。

原创 ADC静态特性测试

ADC、静态特性测试、INL、DNL、码密度法（code density）

原创 Cadence 小技巧系列（持续更新）

选中wave波形，右键 Send To--Export，设置文件格式，开始结束时间，步长，有效位数。另一种将波形送到calculator的方法：在wave窗口中选中波形，右键send to--calculator。瞬态tran仿真精度设置，conservation，option--maxstep设为0.1n。瞬态tran仿真要用APS跑（setup--high...）Cadence和Matlab交互——高版本交互更方便。方波上升下降沿一般设为10ps左右。前面几行是文件头，可以删掉的。

原创 SAR ADC version2 ——ADC背景介绍

介绍ADC各项指标分析。

原创 Cadence基础操作：ADE L仿真基础操作

仿真操作

原创 Cadence基础操作：Schematic编辑

简单介绍Cadence 原理图界面基本操作

原创 SAR ADC设计：单位电容选取——电容失配仿真

电容失配仿真

原创 SAR ADC系列27：实践讲解1

111

原创 SAR ADC系列26：系统设计

SARADC整体系统设计

原创 Matlab和Cadence交互——（高版本Cadence待更新）

Matlab和Cadence交互

原创 SAR ADC系列25：ADC校准（Calibration）

ADC校准

原创 SAR ADC系列24：冗余设计&上机实践

冗余的设计&作业&上机实践

原创 SAR ADC系列23：SAR逻辑（同步SAR逻辑 & 异步SAR逻辑）

sar逻辑

原创 SAR ADC系列22：ADC的结构2（2023.8.6更新）

ADC结构2

原创 SAR ADC系列21：看看版图布局

电路整体原理图，版图布局，定制电容

原创 SAR ADC系列20：ADC结构（2023.8.4版）

而pre-amp的增益和输入幅值无关，在有效的带宽内，能够将小信号迅速放大（放大倍数有限，到不了rail-to-rail），然后latch接收到的是放大后的信号，就能大大加快速度，（想想时域响应那张图）。通过M9_CF&CI 引入一个Vos，在这个电路里面，Vos是叠加在Vin上面的，当Vin特别小，Vos超过Vin时，latch会将这个错误的信号PFB-rail-to-rail，尤其是如果Vos和Vin是反相的，很严重。还有就是输入信号线的分布式RC延迟，输入信号到达每个比较器的时间不一样。

原创 模拟IC学习：交叉耦合负载

交叉耦合负载放大器

原创 Cadence学习：小技巧

Cadence学习

原创 Linux学习：常用命令

Linux学习笔记

原创 Linux学习：我的Linux配置

Linux配置情况

原创 Cadence学习2：修改颜色

Cadence出图

原创 Cadence学习：pdk相关

pdk相关解读——持续更新

原创 模拟IC设计1：gm/id设计法

gm/id设计方法笔记

原创 Matlab 学习1：在Linux系统中安装MATLAB

在Linux系统中安装matlab，以及常见问题

原创 Cadence IC 学习1：文件简单介绍

Cadence学习小技巧系列1，文件初步认识

原创 SAR ADC系列19：上机实践XXX（2023.8.1更新版——比较器完整版new）

比较器上机实践

原创 SAR ADC设计18：高速高精度比较器

Pre-AMP Latch比较器，主要介绍运放消除失调OOS和IOS技术，还简单介绍了一下高速高精度比较器的设计流程。

原创 SAR ADC设计17：LATCH比较器

Latch比较器，正反馈，noise消除，offset消除

原创 SAR ADC 系列16：基于运放的高精度比较器

开环运放相当于比较器了，通过运放级联的形式，获得高增益和高速度。一般作为Latch的前置放大器Pre-AMP，组成Pre-AMP+LATCH的高速比较器。

原创 SAR ADC系列15：基于Vcm-Base的开关切换策略

CDAC切换策略，Vcm_Base，稳定共模电压，进一步降低功耗。相当于同时增大VP并减小VN。相当于新的Vref = Vcm =1/2Vref。