体系结构学习15-cache coherence

1、Cache Coherence

现代处理器的并行代码或线程共享内存，需要保证数据一致性。

从软件、硬件两个角度考虑解决cache一致性。

现代处理器cache一般对程序员透明，ISA一般只提供cache flush命令。如果靠软件解决，对程序员负担太大。

Hardware Based：

• 所有核心共享一个L1cache，但是cache通常需要追平CPU频率，很可能无法完成所有核心的读写请求而且容量也成限制，并且核心与cache的连线会变长导致latency边长，最终使得cache成为瓶颈。
• 采用多个L1cache，保证数据一致性。（下面是Snoopy cache）
  Update Protocol：写完后把最新数据推送给所有人更新
  优点：适用数据很少更新，多用于读。
  缺点：如果只有某个核心需要某个频繁更新，那么广播给所有人十分消耗带宽
  Invalid Protocol：写后发送给所有人原数据无效并清除
  优点：适用于少部分核心需要频繁更新
  缺点：如果就两个核心打乒乓球一样相互更新数据会导致效率低下

2、Cache Coherence Methods

• Snoopy Bus：所有CPU连在同一条总线，但容易发生总线资源争夺
• Directory：数据存储空间切成小块，每一小块分配一个控制器，分布式控制大数据存储空间

3、Snoopy Cache

要求cache有双端口，接受总线和相应CPU的信息

cache block：有状态位

• 比如简单的两状态valid和invalid，就是VI Protocol，Write-through，No-Write-allocate，