- 博客(71)
- 收藏
- 关注
RSS订阅转载 PSpice Model Editor建模介绍
参考博文：http://blog.sina.com.cn/s/blog_b51f610a010161cg.html（一）描点法建模PSpice 提供Model Editor 建立元件的Model，从元件供应商那边拿到该元件的Datasheet，通过描点的方式就可以简单的建立元件的仿真模型，来做电路的模拟仿真。PSpice 提供约十多种的元件模型模板(Diode、Bipolar Tra...
2019-09-19 14:44:00
11484
转载 ACE-CacheCoherent
参考博文：https://www.cnblogs.com/-9-8/p/6128413.htmlACE基础：1)：5状态的cache model(MOSEI)2)：关于coherency的additional signal3)：两个cache master访问shared cache的additional channel4)：支持Barrier tran...
2019-09-18 16:07:00
2267
转载 LRU缓存淘汰算法
参考博文：https://www.cnblogs.com/dj0325/p/8846406.html1.1.原理LRU（Leastrecentlyused，最近最少使用）算法根据数据的历史访问记录来进行淘汰数据，其核心思想是“如果数据最近被访问过，那么将来被访问的几率也更高”。1.2.实现最常见的实现是使用一个链表保存缓存数据，详细算法实现如下：...
2019-07-10 16:43:00
324
转载 Cache Line操作和Cache相关概念介绍
1.计算机存储体系简介存储器是分层次的，离CPU越近的存储器，速度越快，每字节的成本越高，同时容量也因此越小。寄存器速度最快，离CPU最近，成本最高，所以个数容量有限，其次是高速缓存（缓存也是分级，有L1，L2等缓存），再次是主存（普通内存），再次是本地磁盘。寄存器的速度最快，可以在一个时钟周期内访问，其次是高速缓存，可以在几个时钟周期内访问，普通内存可以在...
2019-07-10 14:41:00
1606
转载 《浅谈Cache Memory》 学习-第五章
Data Prefetch处理器与存储器子系统运行速度的失配，使得存储器层次结构多次引起关注，处理器系统使用了更大规模的Cache。在很多处理器系统中，LLC的大小已达十几兆字节。随着工艺的提高，使用更大规模的Cache容量，并非遥不可及。只是Cache容量依然远不能与主存储器容量增加的速度相比。在某些应用中，即便将现有的Cache容量提高一倍也于事无补。存储器访问在最后一级Ca...
2019-07-10 14:19:00
743
转载 《浅谈Cache Memory》 学习-第四章
Cache的层次结构我第一次接触存储器瓶颈这个话题是在上世纪九十年代，距今已接近二十年。至今这个问题非但没有缓和的趋势，却愈演愈烈，进一步发展为Memory Wall。在这些问题没有得到解决之前，片面的发展多核，尤其是片面提高在一个CMP中的CPU Core数目几乎没有太大意义，除非你所针对的应用是风花雪月的科学计算。在越来越多的应用领域中，在一个CMP中提供的多个处理器内核很难全部...
2019-07-10 13:53:00
2305
转载 《浅谈Cache Memory》 学习-第三章
Coherency and Consistency本章出现的Coherency指Cache Coherency，Consistency指Memory Consistency。许多工程师经常混淆这两个概念，没有建立足够准确的Memory Consistency概念。Consistency与Coherency之间有一定的联系，所关注的对象并不等同。Memory Consistency...
2019-07-10 13:45:00
446
转载 《浅谈Cache Memory》 学习-第二章
Cache的基础知识很多程序员认为Cache是透明的，处理器可以很聪明地安排他们书写的程序。他们非常幸运，可以安逸着忽略Cache，也安逸着被Cache忽略，日复一日，年复一年，机械地生产着各类代码。All of them are deceived。貌似并不存在的Cache，有意无意地制造了，正在制造，并必会制造着各类陷阱。也许在历经了各类苦难后，有些人能够发现Cache的少些特...
2019-07-10 13:41:00
865
转载 《浅谈Cache Memory》 学习-第一章
序近些年，我在阅读一些和处理器相关的论文与书籍，有很多些体会，留下了若干文字。其中还是有一片领域，我一直不愿意书写，这片领域是处理器系统中的Cache Memory。我最后决定能够写下一段文字，不仅是为了这片领域，是我们这些人在受历史车轮的牵引，走向一个未知领域，所产生的一些质朴的想法。待到动笔，总被德薄而位尊，知小而谋大，力少而任重，鲜不及矣打断。多次反复后，我几乎丢失了书写的...
2019-07-10 13:33:00
683
转载 cadence indago简单使用说明
参考博文：http://www.lujun.org.cn/1，indago系列工具介绍indago工具，是cadence工具，推出的一系列debug工具。在启动simvision工具时，就会弹出一个窗口，里面就提到了indago工具。这套工具，非常的强大，但是就是网上介绍的资料不多。因为，有很多人，都不知道这个工具。主要包括3个工具：debug ana...
2019-06-06 10:32:00
4008
转载 SV随机约束使用方法---测试例子说明
// ********************************************************// Copyright(c) 2018// Author : gujiangtao// File name : random_gen.v// Module name : random_gen// Created Time : 201...
2019-05-07 23:03:00
859
转载 git bash安装和基本设置
参考博文：https://www.cnblogs.com/jasonxu19900827/p/7823089.htmlPart1:安装步骤1、下载地址：https://git-for-windows.github.io/2、下载完成后安装，安装路径自己选择，其他的选项参照下图：其他的一步一步往下即可，最后Fi...
2019-05-07 10:39:00
257
转载 FPGA设计时钟布线若干问题
利用FPGA 实现大型设计时，可能需要FPGA 具有以多个时钟运行的多重数据通路，这种多时钟FPGA 设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。FPGA 设计的第一步是决定需要什么样的时钟速率，设计中最快的时钟将确定FPGA 必须能处理的时钟速率...
2019-04-17 11:22:00
737
转载 常见的二十个模拟电路介绍
参考博文发：http://blog.sina.com.cn/s/blog_b51f610a010161cc.html对模拟电路的掌握分为三个层次。初级层次是熟练记住这二十个电路，清楚这二十个电路的作用。只要是电子爱好者，只要是学习自动化、电子等电控类专业的人士都应该且能够记住这二十个基本模拟电路。中级层次是能分析这二十个电路中的关键元器件的作用，每个元器件出现故障时电路的功能受到什么...
2019-04-17 11:06:00
760
转载 1684字符显示C代码
#include <reg52.h>#include <string.h>#define uchar unsigned char#define uint unsigned intuchar code IC_DAT[];uchar code pic1[];uchar code pic2[];uchar code pic3[];sbit RS = P2...
2019-04-17 10:43:00
264
转载 1684并行显示C代码
#include "reg52.h"#include "intrins.h"sbit io_LCD12864_RS = P2^5 ;sbit io_LCD12864_RW = P2^6 ;sbit io_LCD12864_EN = P2^7 ;#define io_LCD12864_DATAPORT P0#define SET_DATA io_LCD12864_RS = 1 ;...
2019-04-17 10:41:00
191
转载 1602+电机控制+51单片机C编程+proteus仿真
/********************************************************************* 文件名 ： 液晶1602显示.c* 描述 : 该程序实现了对液晶1602，电机 继电器的控制。*********************************************************************...
2019-04-17 10:37:00
871
转载 Eclipse+CDT+MinGW 配置 C/C++ 开发环境
Eclipse+CDT+MinGW 配置 C/C++ 开发环境开场白：谨以此文献给所有喜欢探索和热爱开源软件的朋友们。1：首先你得有 JAVA 运行环境，这样你才可以运行 eclipse ，你可以到 http://java.com/zh_CN/ 下载最新版本的 jre ，如果你安装 JDK 的话则已包含 jre ，不必重复安装。2： MinGW 的下载安装配置 下...
2019-04-17 10:28:00
491
转载 CH7301C控制DVI接口输出
1原理设计一个符合DVI协议的接口，显示。要求：1)利用FPGA实现DVI接口；2)输入为复位信号，输出为640x480的24位真彩图片；3)图片以文件形式预先写入FPGA中RAM；4)时钟信号为开发板上100MHz时钟信号。实验中DVI接口中有芯片CH7301C，要求用IIC总线正确配置DVI的数据与VGA的类似PLL锁相环的双差分...
2019-04-17 10:21:00
846
转载 DDR组成的简单介绍
参考博文：https://blog.youkuaiyun.com/qq_39759656/article/details/81672895SDRAM(Synchronous dynamic random access memory)，同步动态随机访问内存，通常包括 SDR (Single Data Rate) SDRAMs以及DDR (Double Data Rate) SDRAMs.在显卡中常...
2019-04-17 10:07:00
1101
转载 Cadence和Synopsys工具介绍
参考博文：https://blog.youkuaiyun.com/qq_28284627/article/details/52062031和https://blog.youkuaiyun.com/palaciopku/article/details/5505756Synopsys工具介绍VCSVCS是编译型Verilog模拟器，它完全支持OVI标准的Verilog HDL语言、PLI和SDF...
2019-02-13 16:49:00
5894
转载 Gvim中实现特定行文本的替换
参考博文：https://jingyan.baidu.com/article/fedf0737eb658c35ac897728.html以下命令将文中所有的字符串idiots替换成managers:1,$s/idiots/manages/g通常我们会在命令中使用%指代整个文件做为替换范围：:%s/search/replace/g以下命令指定只在第5至第15行间进行替换::5,15...
2019-02-12 09:43:00
4929
转载 Sv覆盖率-Function Coverage
参考博文：https://www.cnblogs.com/-9-8/p/4414689.html和http://www.asic-world.com/systemverilog/coverage8.html#Default_bins_creationSV采用CRT的激励形式，而判断验证进度的标准也就是覆盖率(coverage)。覆盖率的两种指定形式：显式的，直接通过SV来指定出的...
2019-02-11 15:03:00
4158
转载 Shell编程入门
参考博文：https://www.cnblogs.com/suyang/archive/2008/05/18/1201990.html从程序员的角度来看， Shell本身是一种用C语言编写的程序，从用户的角度来看，Shell是用户与Linux操作系统沟通的桥梁。用户既可以输入命令执行，又可以利用 Shell脚本编程，完成更加复杂的操作。在Linux GUI日益完善的今天，在系统管理等...
2019-02-11 12:00:00
95
转载 Linux shell中$(()),$(),$''的区别说明
参考博文：https://www.cnblogs.com/chengd/p/7803664.html命令替换在bash中，$( )与` `（反引号）都是用来作命令替换的。命令替换与变量替换差不多，都是用来重组命令行的，先完成引号里的命令行，然后将其结果替换出来，再重组成新的命令行。exp 1[root@localhost ~]# echo today is $(da...
2019-02-11 11:19:00
214
转载 Sv中always_ff/comb/latch语句介绍
在Verilog中，设计组合逻辑和时序逻辑时，都要用到always：always @(*) //组合逻辑 if(a > b) out = 1; else out = 0;always @(posedge clk) //时序逻辑 flip-flop触发器 if(en) out <= in;仅从关键字上，看不出设计者想...
2019-02-02 16:21:00
1432
转载 gvim文件目录跳转和缓冲-快捷方式
参考博文：https://blog.youkuaiyun.com/u014703817/article/details/38844613gvim文件目录跳转和缓冲-快捷方式gvim编辑指令： ：history 列出历史编辑命令（只是显示通过":"符号引用方式的命令） ：ls 显示当前窗口所开启的所有buffer名 ：b1/b2/b3… 进...
2019-01-29 09:46:00
2384
转载 SystemVerilog - 断言Assertion语法简单介绍
参考博文：http://blog.sina.com.cn/s/blog_4c270c730101f6mw.html断言assertion被放在verilog设计中，方便在仿真时查看异常情况。当异常出现时，断言会报警。一般在数字电路设计中都要加入断言，断言占整个设计的比例应不少于30%。以下是断言的语法：1. SVA的插入位置：在一个.v文件中：...
2019-01-25 19:48:00
2055
转载 PTPX Power Analysis
参考博文：https://www.cnblogs.com/-9-8/p/5668089.html等。PTPX功耗分析流程PrimeTime PX工具是PrimeTime工具内的一个feature。PTPX的功耗分析，可以报告出chip，block，cell的各个level的功耗。使用PTPX可以分析的功耗的方式：1)Average power analysis，支持a...
2018-12-24 19:49:00
4635
转载 APB总线简单介绍
APB(Advance Peripheral Bus)是AMBA总线的一部分，从1998年第一版至今共有3个版本。AMBA 2 APB Specfication：定义最基本的信号interface, 读写transfer, APB bridge, APB slave.AMBA 3 APB：增加定义信号PREADY, PSLVERR来完成对wait state和Error repo...
2018-12-18 15:18:00
2941
转载 AXI总线简单介绍
AXI是高级扩展接口，在AMBA3.0中提出，AMBA4.0将其修改升级为AXI4.0。AMBA4.0 包括AXI4.0、AXI4.0-lite、ACE4.0、AXI4.0-streamAXI4.0-lite是AXI的简化版本，ACE4.0 是AXI缓存一致性扩展接口，AXI4.0-stream是ARM公司和Xilinx公司一起提出，主要用在FPGA进行以数据为主导的大量数据的传输应...
2018-12-18 14:59:00
1836
转载 AHB总线简单介绍
一、AHB的基本介绍AHB是ARM退出的AMBA总线系列中的其中一种，它是一种高性能的pipe系统总线。1. AHB总线有一下特性：nBurst传输nSplit事务处理n单周期master移交n单一时钟沿操作n无三态n更宽的数据总线配置（64/128）2. AHB总线系统的架构AHB总线的强大之处在于它可以将...
2018-12-18 14:27:00
4466
转载 CDC跨时钟域同步设计
参考博文：https://blog.youkuaiyun.com/maxwell2ic/article/details/81051545，https://blog.youkuaiyun.com/dongdongnihao_/article/details/79873555和 https://www.cnblogs.com/digital-wei/p/6014450.html亚稳态锁存器出现亚稳态...
2018-12-16 17:12:00
553
转载 Setup 和Hold （建立时间和保持时间）理解
参考博文：https://blog.youkuaiyun.com/wordwarwordwar/article/details/80160772STA分析是基于同步电路设计模型的，在数据输入端，假设外部也是同时钟的寄存器的输出并且经过若干组合逻辑进入本级，而输出也被认为是驱动后一级的同时钟的寄存器。在不设置约束的情况下，纯组合逻辑的输入->输出不得超过一个T，否则也会被认为是Timing ...
2018-12-10 18:19:00
604
转载 芯片Timing sign-off Corner理解
参考博文：http://blog.sina.com.cn/s/blog_5ced60e80102y7pd.html一颗健壮的IC芯片应该具有能屈能伸的品质，他需要适应于他所在应用范围内变化的温度、电压，他需要承受制造工艺的偏差，这就需要在设计实现过程中考虑这些变化的温度、电压和工艺偏差。在STA星球，用library PVT、RC corner跟OCV来模拟这些不可控的随机因素。...
2018-12-10 17:41:00
11182
转载 Cadence工具系列介绍
参考博文：https://www.cnblogs.com/hwBeta/p/6509425.html本篇对2017年初版Cadence的全套所有EDA工具的技术特性特点做一深入的分析，并与EDA其它主流厂商的对应工具进行比较。也为在校学习集成电路设计的学生们做一简单的科普，因为在学校学到的东西与在商业上做实际芯片设计是有很大区别的。 先来回答一个在国内经常被问到的问...
2018-12-10 15:03:00
16190
转载 后端报告解读说明
首先，我要强调，我不是做后端的，但是工作中经常遇到和做市场和芯片同事讨论PPA。这时，后端会拿出这样一个表格：上图是一个A53的后端实现结果，节点是TSMC16FFLL+，我们就此来解读下。首先，我们需要知道，作为一个有理想的手机芯片公司，可以选择的工厂并不多，台积电（TSMC），联电（UMC），三星，GlobalFoundries（GF），中芯（SMIC）也勉强算一个。还有...
2018-12-10 13:21:00
633
转载 SPI总线协议学习
参考博文：http://www.cnblogs.com/deng-tao/p/6004280.html和https://www.cnblogs.com/aaronLinux/p/6219146.html1、什么是SPI？SPI是串行外设接口(Serial Peripheral Interface)的缩写。是 Motorola 公司推出的一种同步串行接口技术，是一种高速的，全...
2018-12-07 14:14:00
152
转载 数字标准单元库-后端简要理解
参考博文：https://blog.youkuaiyun.com/u011729865/article/details/53488431 对umc28nm standard cell library，做一些阅读理解，很多数据资料来源。 HVT/SVT/LVT的意思？high Vt Standard Vt（也有称为Regular Vt，即RVT) low Vt 阈值电压越低，因为...
2018-12-06 09:51:00
4247
转载 DFT测试-OCC电路介绍
SCAN技术，也就是ATPG技术--测试std-logic,主要实现工具是：产生ATPG使用Mentor的TestKompress和synopsys TetraMAX；插入scan chain主要使用synopsys的DFT compiler。通常，我们所说的DCSCAN就是normal scan test即慢速测试，测试频率是10M-30M ,AC SCAN也就是at-...
2018-12-03 21:43:00
6228
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人