利用vivado的ila核抓取读写信号（随时钟周期无变化）

最新推荐文章于 2025-02-25 10:48:40 发布

chen_koen

最新推荐文章于 2025-02-25 10:48:40 发布

阅读量9.8k

点赞数 5

本文链接：https://blog.youkuaiyun.com/qq_40107455/article/details/79824971

版权

本文介绍在Zynq系列芯片或其他FPGA芯片开发中，如何使用Vivado的ILA核有效抓取读写信号进行调试。针对读写信号瞬时特性导致的抓取问题，文章详细解释了设置触发条件的方法，帮助读者解决调试状态一直等待或抓取信号不准确的问题。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

在zynq系列芯片或者其他fpga芯片开发时，使用vivado的ila核进行信号的抓取用于调试是非常方便的方式，例如抓取读取信号判断是否有误，笔者在利用vivado的ila核抓取读写信号遇到了如下问题——抓取的读写信号不随时钟信号发生改变，如下如图所示：

这是经常抓取读写信号出现的小问题，原因是 读写信号是瞬时的，需要设置触发条件进行瞬时抓取。

设置步骤如下：

设置触发条件如下图红色方框， 特别注重设置触发条件，不然会调试状态（ilde）一直在waiting...或者抓取信号不对...等等

然后运行的结果图如下：

这个时候抓取的读写信号就随时钟信号发生改变了...

继续码代码....一直在学习路上.....

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

chen_koen

关注关注

5
点赞
踩
31

收藏

觉得还不错? 一键收藏
1
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

vivado下使用ILA抓取波形

Tristone的学习笔记

03-10

5万+

第一部分：RTL设计在RTL中想要抓取的信号前加上（*keep = "TRUE"*）例如想要抓取cnt信号：（*keep = "TRUE"*）reg [3:0] cnt = 4'd0;第二部分:加入ILA核在vivado工程中打开IP Catalog选项，找到ILA核进入配置ILA核的选项：第一页第二页：配置结束之后点击OK第三部分：在RTL中嵌入ILA核在vivado...

Vivado实现异步时钟FIFO -IP核使用

m0_71279156的博客

07-10

2598

写模块的功能就是，检查有没有读空，读空了则往里面写。读模块，检查有没有写满，写满了就往外读

1 条评论您还未登录，请先登录后发表或查看评论

ila抓取信号没有波形

weixin_48437318的博客

11-29

1253

在做adda的实验，想利用vivado的在线逻辑仪分析数据的波形，信号添加进来了一直处于idle状态。ILA 采样时钟频率不得低于 JTAG 下载器时钟频率的 2.5 倍。因为程序中ila的频率为25MHz默认下载器频率为15MHz，4） VIVADO 无法识别到 ILA 等；下载器时钟频率设置为10MHz就有信号输出了。原来是因为，ILA 的时钟频率不合适导致的。1） ILA 工作不正常，无法启动；2）状态跳转不正常或报错等；3）无法抓取波形；

Vivado2019.1调试（ILA抓取跨时钟域信号波形问题总结）

weixin_60381535的博客

08-28

6554

（1）两个ILA时钟CLKA和CLKB分别为跨时钟域的两个快慢时钟，通过（Mark Debug+Set Up Debug）方式添加的信号会自动连接到相应的时钟信号.（2）DeBug Hub时钟为ILA时钟和JTAG时钟的中间连接部分，三者时钟关系需要满足要求。（3）DeBug Hub时钟在通过。

Vivado报错：ila core clock has stopped. unable to arm ila

qq_43850088的博客

02-25

319

2.如果很明确时钟有效（例如这个时钟在其他ila或者时序中能跑起来），检查ila所观察的信号是否重复定义，将重复定义的变量删除后重新编译，烧录后就没出现这个报错了（我的是这样解决的不清楚是否通用，但是值得一试）1.检查是不是ila的时钟接线有误，或者该时钟无效。

vivado中利用ILA抓取信号的教程

皇甫春云的博客

10-01

4271

虽然操作ILA核会有至少四种方法，但是真正高效的方法，我认为是如下的标记法，所以单独拎出来，给大家瞧瞧：

12.vivado 顶层ila例化抓取子模块信号

weixin_47881377的博客

08-30

818

ILA抓取数据无信号

本人声明：一切文章博客均可随意转载，全部开源！只要对您有小小的帮助即可。

06-27

1257

当然有的时候name 里面有信号但是抓取不到，那就是可能是代码写错了，或者是时钟约束有问题，可以看我的另一篇文章：https://editor.youkuaiyun.com/md/?这个时候要点波形图中的加号，把要抓的信号都加入进来，之后再重新运行，抓取数据即可。第一次用ILA IP核抓取数据信号的时候，运行发现什么都没有，如下图。

ila采集时钟波形，引发的关于时序的思考

weixin_44681954的博客

12-01

1万+

声明本人经验之谈，仅供参考。文章目录声明引言ila的时钟频率dubug_hub时钟频率和ila_core时钟频率的关系dubug_hub的时钟频率和JTAG时钟频率的关系ila时钟频率和被采样时钟频率时钟路径时序报告分析引言一般来说，我们是不用ila去查看时钟波形的。这会带来时序上的困难。但是在Debug时，我们可能需要判断FPGA内部的某个时钟信号有没有正常工作。在不增加输出管脚的情况下，还是用ila比较方便。这里分析一下，ila抓取时钟波形需要注意的地方和对时序路径的一些分析。 ila的时钟频

基于ZYNG7020 FPGA +I2C接口EEPROM芯片读写实验Verilog源码Vivado18工程文件.zip

01-08

基于ZYNG7020 FPGA +I2C接口EEPROM芯片读写实验Verilog源码Vivado18工程文件，I2C 通讯...使用写控制按键向 EEPROM 中写入数据 1-10 共 10 字节数据，使用读控制按键读出之前写入到 EEPROM 的数据，并使用 ila 核抓取。

vivado的vio怎么使用_使用VIVADO中VIO模拟CPU接口进行在线寄存器读写调试（附源代码）...

weixin_29240711的博客

12-31

3346

debug，尤其是通信芯片的debug，可以有很多的方法。一个数据帧从进入到输出，可以在通路上的关键节点处设置监测如各种计数器等，可通过VIO(xilinx)定时上报实时状态。可以把VIO的各个信号线设置成类似于CPU总线的结构，监测计数器或者状态寄存器编成相应的地址，轮询读取回PC，在PC上通过TCL或者其它语言捕获数据。甚至可以将多个FPGA芯片都通过VIO进行调试，远程操作，效率也可以大大提...

ZYNQ+Vivado2015.2系列（七）软硬件联合Debug观察AXI总线读、写时各信号的时序

ChuanjieZhu

12-10

4953

前面一节我们学会了创建基于AXI总线的IP，但是对于AXI协议各信号的时序还不太了解。这个实验就是通过SDK和Vivado联合调试观察AXI总线的信号。由于我们创建的接口是基于AXI_Lite协议的，所以我们实际观察到是AXI_Lite协议的信号时序。具体做法是创建一个加法器模块，在Vivado里将AXI总线添加debug，在SDK端通过debug方式依次写入两个加数，由PL计算出和，我们读出这个

Vivado vc707 pcie传输实验（超详细）

binghui_w的博客

10-22

1万+

所需工具： 1、 Vivado2017.1 2、 WinDriver12.7 3、 VC707开发平台 4、带PCIE插槽的台式机第一部分：固化程序实现新建一个工程：pcie_x8_64(过程不再赘述)，工程建好如下：点击左边窗口PROJECT MANAGER下的 IP Catalog，在搜索框中搜索pcie，选中第一个。按图中所示设置，Lane Width选择X8 2.5GT/...

FPGA：vivado调试过程中ila使用和时钟域技巧

qudunan6468的博客

04-05

8769

学习fpga，从Verilog学习，到程序编写，到行为仿真测试文件编写，随着FPGA学习的深入和程序不断编写，测试，最终需要进入到板级调试过程。在这个过程中需要生成bit流文件，下载到fpga板卡中，通过查看通过ila标记的信号来验证程序在板卡中运行是否正确，才达到了最终的实验结果。这里面使用触发和抓取两个过程来进行数据的分析和观察。技巧：此技巧，可以理解为调试技巧，也是编程技巧，就是所有的都在一个时钟域中，简单理解时钟域，就是在always@（）中的时钟信号。如其中的clk_50m就是时钟域

vivado ila设置触发条件后能触发但是数据不更新

cckkppll的博客

12-26

863

vivado ila设置触发条件后能触发但是数据不更新

在VIVADO项目插入ILA逻辑分析仪实现信号抓取的技巧

mcupro的专栏

01-01

6633

在QUARTUSII环境下有很好用的SIGAL TAPII ，在VIVADO下实现内部信号抓取可以使用所谓的DEBUG，其实就是设置DEBUG后，项目使用XDC命令自动加入了逻辑分析仪，我们这里讲讲的是主动实例化加入ILA的技巧。可以随便插入到代码的任何位置。 1，新建一个BOLCK DESIGN ,设置成为NATIVE 类型并设置好端口数量以及位宽，深度等等细节不多说。 2，端口扩展出来。 3，生成HDL_WRAPPER。后看代码： module ILA_1_1_8_64_w.

vivado 的调试工具ILA抓到的波形可以保存

weixin_33964094的博客

03-28

1188

Vivado下debug后的波形通过图形化界面并不能保存抓取到波形，保存按钮只是保存波形配置，如果需要保存波形需要通过TCL命令来实现： write_hw_ila_data0730_ila_1 [upload_hw_ila_data hw_ila_1]write_hw_ila_data 0730_ila_2 [upload_hw_ila_data hw_ila_2] 0730_ila_1为保存的文...

vivado 抓取信号：mark debug 和 ILA

最新发布

03-27

<think>好的，用户想了解Vivado的FIFO Generator，我需要详细但清晰地介绍这个工具。首先，我应该从基本概念开始，解释什么是FIFO以及它在FPGA设计中的作用。然后，再介绍Vivado中的FIFO Generator工具，包括它的功能、配置选项和常见应用场景。接下来，我需要考虑用户可能的背景。用户可能是FPGA设计的新手，或者有一定经验但想深入了解FIFO Generator的使用。因此，应该覆盖从基本到进阶的内容，但保持结构清晰，分步骤说明。首先，定义FIFO，确保用户理解其重要性。然后，说明Vivado FIFO Generator的作用，比如生成定制FIFO模块，支持不同配置。需要提到它支持的存储类型，如Block RAM、Distributed RAM，以及同步和异步FIFO的区别。配置选项是关键部分，要列举主要参数，比如数据宽度、深度、读写时钟、满/空信号等。可能用户会关心这些参数如何影响设计，所以需要简要说明每个参数的意义。应用场景部分，要举几个例子，比如跨时钟域、数据缓冲、带宽匹配，这样用户能更好地理解何时使用FIFO。同时，设计注意事项也很重要，比如资源使用、时序分析、复位策略，这些是实际应用中容易遇到的问题，需要提醒用户注意。最后，简要的设计步骤可以帮助用户快速上手，从IP Catalog到生成代码，再到实例化，整个过程需要简明扼要。可能用户会需要知道如何验证和优化FIFO，但根据用户的问题，可能不需要深入，所以点到为止。需要确保使用正确的中文术语，避免直译英文导致的误解。同时，检查LaTeX格式是否符合要求，行内公式用$...$，独立公式用$$...$$，并确保数学符号正确。例如，FIFO的深度是用户需要计算的，可能需要用公式，但用户问题中没有具体计算，所以暂时不需要加入复杂公式。还要注意结构层次，使用标题和分段，让内容易于阅读。避免使用过多技术术语，必要时进行解释，比如区分同步和异步FIFO。同时，提醒用户在实际设计中可能遇到的陷阱，比如时序问题和复位策略，这些是实践中重要的点。总结下来，回答需要覆盖定义、功能、配置、应用、注意事项和设计步骤，每个部分简明扼要，结构清晰，帮助用户逐步理解Vivado FIFO Generator的使用和重要性。</think>### Vivado FIFO Generator 详解 #### 1. **FIFO 基础概念** FIFO（First-In-First-Out）是一种**先入先出**的存储结构，用于解决数据生产者与消费者之间的速率不匹配、时钟域差异等问题。在FPGA设计中，FIFO常用于： - 跨时钟域数据传输（CDC） - 数据缓冲（如UART、DMA） - 带宽匹配（如高速接口与低速处理模块） --- #### 2. **Vivado FIFO Generator 功能** Vivado FIFO Generator 是Xilinx提供的一个IP核生成工具，支持快速配置并生成优化的FIFO模块。其核心特性包括： - **存储类型**：支持Block RAM、Distributed RAM、Shift Register等。 - **同步/异步模式**： - **同步FIFO**：读写端共享同一时钟。 - **异步FIFO**：读写端使用不同时钟（需处理跨时钟域问题）。 - **状态信号**：提供`full`（满）、`empty`（空）、`almost_full`（接近满）、`almost_empty`（接近空）等状态标志。 - **数据宽度与深度**：可自定义数据位宽（如8-bit、32-bit）和存储深度（如1024 entries）。 --- #### 3. **配置参数详解** 1. **基本配置**： - **读写时钟域**：选择同步或异步模式。 - **存储类型**：根据资源占用和性能需求选择（Block RAM适合大容量，Distributed RAM适合小容量）。 - **数据宽度**：例如`32`位。 - **FIFO深度**：例如`1024`（需根据数据速率计算）。 2. **高级功能**： - **首字预读（First Word Fall Through, FWFT）**：无需读使能即可直接获取下一个数据。 - **复位策略**：同步复位或异步复位。 - **ECC校验**：针对Block RAM提供错误检测与纠正。 --- #### 4. **设计步骤** 1. **IP Catalog 中调用**： - 在Vivado工程中，通过IP Catalog搜索**FIFO Generator**，双击打开配置界面。 2. **参数设置**： - 选择读写时钟关系（同步/异步）。 - 定义数据宽度、深度和存储类型。 - 勾选所需状态信号（如`almost_full`）。 3. **生成与例化**： - 生成IP核后，在代码中例化FIFO模块： ```verilog fifo_generator_0 your_fifo ( .rst(reset), // 复位信号 .wr_clk(wr_clk), // 写时钟 .rd_clk(rd_clk), // 读时钟 .din(data_in), // 输入数据 .wr_en(wr_en), // 写使能 .rd_en(rd_en), // 读使能 .dout(data_out), // 输出数据 .full(full_flag), // 满标志 .empty(empty_flag) // 空标志 ); ``` --- #### 5. **应用场景示例** - **跨时钟域传输**：使用异步FIFO连接100MHz和200MHz的两个模块，通过握手信号（`wr_en`/`rd_en`）避免亚稳态。 - **数据缓冲**：在图像处理链路中，FIFO用于缓存摄像头输入的像素数据，等待后续算法处理。 --- #### 6. **设计注意事项** 1. **资源与性能权衡**： - Block RAM消耗较多资源但容量大；Distributed RAM适合小规模FIFO。 - 读写逻辑需满足时序要求（例如异步FIFO的格雷码同步）。 2. **时序分析**： - 异步FIFO需检查跨时钟域路径的时序约束（如`set_false_path`）。 3. **复位策略**： - 异步复位可能导致状态信号不稳定，推荐使用同步复位。 --- #### 7. **调试与验证** - **仿真**：使用Vivado Simulator验证FIFO的读写逻辑及状态信号。 - **ILA调试**：通过集成逻辑分析仪（ILA）抓取实际信号波形。 --- 通过合理配置Vivado FIFO Generator，可显著简化FPGA设计中的数据流管理问题。如需进一步优化，可结合Xilinx文档（PG057）分析具体场景下的最佳实践。