- 博客(20)
- 收藏
- 关注
RSS订阅原创 HDMI显示图像有闪动
HDMI的大小是1920*1080，想在剩余的地方显示sd卡中的图片。vdma中是3帧缓存，因此需要在ddr的内存中，3个地方都赋值。使用ov5640显示在HDMI输出的时1280*720的图像。然后不闪了，但是会图片来回跳动。原来是fil指针的问题。
2024-12-19 11:27:45
290
原创 zynq中DDR图片在HDMI显示不完整
当向ddr中写入图片数据，想要并排显示两张相同图片，虽然两个图片但是只有一半的图像。原来是fil的指针已经到了最后。需要让其回到起始位置，就正常了。改为下面写法，图片只有一个。
2024-12-19 10:19:09
133
原创 Clocking Wizard IP核的axi-lite动态配置
在做正点原子的hdmi显示实验时，在lcd显示部分Clocking Wizard都是动态调整输出时钟的，进入HDMI就直接固定值了，用起来一点也不方便，就想探索一下Clocking Wizard怎么配置输出两个时钟。当需要两个及以上的输出时，要在block design里面设置好配置，可以动态配置，启用axi-lite接口，开启两个输出。我们进入vitis里面需要配置，总时钟倍频系数为37.125分频系数为5，单个时钟的分频为5和1。可以看到倍频系数为37.125分频系数为5，单个时钟的分频为5和1。
2024-12-18 11:14:08
1195
原创 vitis2020.2中自定义ip核编译出错，或者找不到驱动文件
Xilinx希望使用者自己编写自定义ip的驱动和Makefile，使用者应该具备为自定义ip编写驱动和Makefile的能力，所以vitis没有再像sdk一样为用户编写能够编译通过的Makefile .Makefile 文件里的语句是需要修改的，如果不修改，当包含该 IP 的硬件（xsa）文件导出 到 vitis 后，对 vitis 工程进行编译就会报错，或者找不到某些文件。还从网上找了一个通用版本（不用改自己的IP核名字）然后在vitis重新新建工程编译就不报错了。
2024-12-06 16:43:19
740
原创 ila抓取信号没有波形
在做adda的实验，想利用vivado的在线逻辑仪分析数据的波形，信号添加进来了一直处于idle状态。ILA 采样时钟频率不得低于 JTAG 下载器时钟频率的 2.5 倍。因为程序中ila的频率为25MHz默认下载器频率为15MHz，4） VIVADO 无法识别到 ILA 等；下载器时钟频率设置为10MHz就有信号输出了。原来是因为，ILA 的时钟频率不合适导致的。1） ILA 工作不正常，无法启动；2） 状态跳转不正常或报错等；3） 无法抓取波形；
2024-11-29 16:50:13
2885
原创 在window下解压.partaa.partab.partac文件
因为这几个压缩包是在linux下进行压缩的，在window下不能直接解压缩。需要用python将几个压缩包合为一个。执行这个文件就可以啦。
2024-05-13 10:31:31
778
2
原创 hls中地址总线位宽指定
默认情况下，Vitis HLS 会实现含 64 位地址总线的 AXI4 端口。但在某些器件（如 Zynq-7000）上，存在 32 位地址总线。在此情况下，您可通过禁用。在hls（2022.2）中地址总线位宽会默认为64位，使得在使用bram资源浪费。在（2019.2）中默认为32位。
2024-04-22 20:15:41
351
原创 Error while launching program: can‘t read “map“: no such variablecan‘t read “map“: no such variabl
使用vitis2022.2版本进行sdk的开发出现了这个错误。下载安装包，并解压在这个位置，替换原来的即可恢复正常。
2024-04-16 15:17:12
2061
原创 “uplevel 1 hls::main {*}$args“ (procedure “hls_proc“ line 5) invoked from within“hls_proc $
去官网下载y2k22_patch压缩包。
2024-04-08 18:38:53
341
原创 pynq-z2引入.so文件遇到的问题
用新的编译工具使用-fPIC(-fpic -pie)选项重新编译相关依赖库文件，依赖库目标文件避免出现TEXTREL标识。知道函数名字是_Z10YOLOdecodePA13_A13_fPA6_fRi。在ctypes中，基于前述的基本数据类型，还可以构建自定义的数组类型，在pynq-z2想在其中引入C语言进行调用，首先要生成.so文件。我把exp函数的math.h删了，自己写了近似的函数。
2024-01-15 22:02:22
471
原创 cannot import name ‘xlnk‘ from ‘pynq‘ (/usr/local/share/pynq-venv/lib/python3.10/site-packages/pynq
改动之后可以支持.physical_address属性，代码可以简化运行实现方案。在使用pynq_z2_v3.0.1的镜像时。在2.7镜像以后不支持xlnk的库，改为。导入文件报错，查看pynq的数据手册。
2024-01-08 19:29:06
988
原创 ERROR: [SYNCHK 200-61] unsupported memory access on variable
这是在hls2018.3时其指针没有表示接口，需要我们指定，然后就可以综合出来了。在高版本的hls里就比较智能了，不需要指定。附一张变量类型接口的图。
2023-12-26 20:31:39
631
1
原创 HLS进行c simulation没有hls_opencv.h的文件，出现Segmentation fault
ID:/vivado/Vitis_Libraries-main/vision/L1/include（去AMD的github下载，说的是2020以后版本没有opencv的库了）在simulation下CFLAGS（这里需要下载opencv官方的进行编译后，我提交了bui资源可以下载试试）更换编译器-compiler clang，但是好像没啥用一直仿真不了（待解决）但是可以输出rtl核。然后就可以用opencv的库了。在linker flags下。在synthesis下。
2023-12-25 18:09:29
664
4
原创 pynqz2，v2.4镜像，无限重启，导入overlay时遇到的问题
导入bit和tcl文件报错的原因是不推荐使用tcl的文件，，让用hwh的文件。v2.4每次上电需要按一下板子上的prog的按键，才能正常启动。还遇到了一个pynqz2的镜像文件v2.3 好像没有这个问题。pynqz2，v2.4镜像，导入overlay时遇到的问题。其文件在自己建的vivado工程下的位置如下所示。
2023-11-10 16:27:20
277
1
原创 安装vivado2022.2时的最后一步出现winpcap报错
安装vivado2022.2时的最后一步出现winpcap报错，文件夹的地址下找到这个npf.sys直接删掉就OK了然后再点击 重试 就安装完成了。去文件地址下看npf.sys还会自己生成。
2023-11-08 10:51:59
2254
1
原创 ERROR: [SYNCHK 200-61] conv_core/conv_core.cpp:55: unsupported memory access on variable ‘bias‘
以mnist手写数字体为例，看的是IC菌大佬的视频，用hls工具进行综合报错原因是没有添加约束文件。
2023-11-02 14:53:01
174
1
原创 zynq Linux（2）
在Linux下有的文件没有编辑权限会提示readonly option is set。但是我看有swap分区阻碍了，百度一下说虚拟内存可以删，我直接就删除了。目前还未遇到什么问题，可能关机慢了点但也就10s只有的样子。GParted里面设置为swap的格式，查看UUID。开机实在是太慢了查找后发现没有了swap会一直等待。我就继续扩了8G现在一共108G给虚拟内存8G。我改为100GB后发现虚拟机里面没有什么变化。然后在fstab编辑这个swap的UUID。设置虚拟机硬盘空间50GB都不够用。
2023-09-17 19:45:49
99
1
原创 zynq Linux学习篇（1）
安装环境：按照正点原子的来，在VMware16 Pro上安装在Ubuntu16.04。可惜我安装错Ubuntu16.04 遇到键盘不能用的bug。大约弄了一下午找资料还是没搞定。3、右边最下方开启增强型键盘。记得是16.4.04！还安装tool都是没有用的。这里记一下怎么解决的。
2023-09-17 19:12:42
120
1
原创 vivado2019.1 SDK GDB调试出错 warning: Can not parse XML target description
Xilinx的官网解决地址。
2023-09-17 18:42:49
1561
4
HLS进行c simulation没有hls-opencv.h的文件，出现Segmentation fault
2023-12-25
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人