Verilog 求最大公约数（gcd）

最新推荐文章于 2025-04-07 20:49:43 发布

McEv0y

最新推荐文章于 2025-04-07 20:49:43 发布

阅读量5.1k

点赞数 6

本文链接：https://blog.youkuaiyun.com/qq_38666053/article/details/108429922

版权

本文介绍了如何使用Verilog实现最大公约数（GCD）算法，通过辗转相除法解决该问题。在第一次编码时遇到了状态机状态锁定的问题，随后通过增加状态避免了这个问题。虽然直接使用取模的算法在硬件实现上可能不那么高效，但在仿真中更加方便。文章提供了改进后的代码和正确的仿真结果。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

题目描述

求两个数之间的最大公约数。

第一次编码

求最大公约数的算法是简单的，直接用辗转相除法，它的基本算法来自于下面这段c代码：

下面展示了第一次写出的代码，这段代码有一个致命缺陷。

module find_gcd
  (
    input      [7 : 0] data_a,
    input      [7 : 0] data_b,
    input              clk,
    input              rst_n,
    output reg         gcd_valid,
    output reg [7 : 0] gcd,
//------------<temporary output>-----------------
    output             current_state,
    output             buffer_a,
    output             buffer_b
  );
  localparam IDLE = 2'b00,
             COMP = 2'b01,
             CALC = 2'b10,
             RESU = 2'b11;
  
  reg [7 : 0] r, t,
              buffer_a, buffer_b;
  reg [1 : 0] current_state, next_state;

  always@(posedge clk or negedge rst_n)
  begin
    if(!rst_n)
      current_state <= IDLE;
    else
      current_state <= next_state;
  end

  always@(*)
  begin
    case(current_state)
      IDLE: begin
            gcd_valid = 0;
            gcd = 0;
            buffer_

最低0.47元/天解锁文章