cadence ic618中layout DRC验证中遇到的一个问题(licensed sufficiently)以及解决方案

已于 2022-11-12 17:32:20 修改
阅读量8.8k 收藏 41
点赞数 6
分类专栏： IC618 drc 文章标签： centos 经验分享
于 2022-05-18 13:02:30 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qq_32174665/article/details/124839928
版权

本bug出现于直接使用拷贝过来已经安装好的cadence ic618且已经安装完成工艺库的情况下
系统为：centos os7 虚拟机版本为：VMware® Workstation 16 Pro

在绘制完layout之后，在我初次用此台虚拟机进行DRC仿真时，遇到了一个bug

The following products could not be licensed sufficiently:- Calibre Interactive

在这里插入图片描述
参考有关于IC617的文章Cadence Virtuoso IC617中常见的报错和警告的解决方法
使用ifconfig的指令寻找到HOSTID进行替换，但是并未能解决此license问题

之后我便参考了另一篇文章版图DRC The following products could not be licensed sufficiently:- Calibre Interactive
打开终端，使用：

ip add

寻找到ens33那里的地址进行替换，此时DRC验证便可以使用

具体原因是什么以及原理并不了解，但就个人验证来看，可能IC618需要通过这种方式才能解决DRC验证中遇到的license问题。

2022.11.12：补充
存在一种情况就是即使把HOSTID替换之后，仍然不能正常运行，此时需要
虚拟机（M）→设置（S）→硬件→网络适配器→高级（V）
在这里插入图片描述

将MAC地址改为 ip add得到的地址
在这里插入图片描述

Cadence Virtuoso IC617中常见的报错和警告的解决方法
weixin_44115643的博客
09-03 7万+
Cadence Virtuoso IC617中常见的报错和警告的解决方法
解决Calibre中license的错误
yytu231的博客
07-01 9749
本次解决了Calibre在Cadence 617 virtuoso版本中运行不了的错误，在遇到问题的时候，我也跟你们一样，首先是上网查询为什么运行不了呢？明明我安装了之后里面有Calibre的，我当时也是这样的疑惑，一点Calibre运行LVS的时候，一片空白，然后就出现了license的错误，后来点点点，看看看，搜搜搜，最终解决了这个问题。虚拟机是VMware16版本，cadence617，Calibre是2015版本。旨在记录遇到的实际问题。
基于Cadence Virtuoso IC618环境的PDK安装
最新发布
jiangjun_233的博客
04-05 871
PDK库安装过程中可能遇到的问题
Cadence24原理图无法DRC问题（已解决）
qq_65774762的博客
03-08 638
在跟着凡亿学习Cadence的原理图DRC时发现我的软件无法DRC。
CADENCE DRC错误代码
11-15
设计原理图时出现的常见的DRC错误及解决办法
IC618的资源分享及IC618电路显示黄色问题
lxssfpy的博客
01-27 6650
IC618电路显示黄色问题 最近在学习Virtuoso软件的电路仿真，但是有时候显示的电路原理图为黄色，显示缺少的文件为该工艺库的drf文件，也就是display.drf文件。单点nmos2v的symbol也为黄色，如下图所示，在实际电路中亦可正常仿真，打开相应的layout有一定的问题存在： 在CIW中亦有警告： 而要解决这个问题需要将display.drf文件重新导入，即将工艺库中的drf文件放到启动目录中。注意这个drf文件必须要和所使用的工艺对应，我这里是TSMC的180nm的工艺。 即在
cadence的SMD pin to SMD pin spacing问题(元件本身的引脚间距过小造成的DRC错误)
Cg9193的博客
07-26 2841
在用allegro绘制PCB的时候，设定好间距，结果莫名奇妙的报DRC错误（参考Figure 1DRC错误），主要原因是规则设置和元件本身的间距存在差异。Figure 1DRC错误。2.1 Edit->property或shift+F2选中元件。2.2 为元件添加Nodrc_Sym_Same_Pin属性。1.1 进行规则设定，选择规则设置的快捷键进行规则设置，1.2 根据规则错误修改规则间距。二、解决方法（元件添加属性）一、解决方法（修改规则）
cadence DRC 错误类型
cigarliang1的博客
06-16 9540
virtuoso版图验证 DRC&LVS （IC618）
qq_53037082的博客
03-27 4523
(无法LVS验证的可能错误：error:Netlist generation failed because of the errors reported above. The netlist might not have been generated at all, or the generated netlist could be corrupt. Fix the reported errors and regenerate the netlist.解决方式：schematic-check。
EDA/PLD中的Cadence为PCI Express 3.0推出首款验证解决方案
11-10
Cadence设计系统公司宣布其已经开发了基于开放验证方法学（OVM）的验证IP（VIP）帮助开发者应用最新的PCI Express Base Specification 3.0 (PCIe 3.0)互连协议，PCI-SIG内部目前正在开发一个初步的0.5修订版。...
Cadence推出首个TLM驱动式设计与验证解决方案
11-11
Cadence设计系统公司推出的首个TLM（事务级建模）驱动式设计与验证解决方案，旨在为SoC（系统级芯片）设计师提供一个高效且协同的工作流程。这一创新方案结合了多种工具和技术，以优化从设计到验证的整个过程，特别...
Cadence常见问题
11-27
这是对Cadence的初学者容易碰到的一些问题进行讲解
使用Cadence layout布局布线常见问题详解
07-13
1． 怎样建立自己的元件库？ 建立了一个新的project后，画原理图的第一步就是先建立自己所需要的库，所采用的工具就是part developer. 首先在建立一个存放元件库的目录（如mylib），然后用写字板打开cds.lib，定义： Define mylib d:\board\mylib(目录所在路径). 这样就建立了自己的库。在Concept_HDL的component－>add，点击search stack，可以加入该库。2． 保存时Save view和Save all view 以及选择Change directory 和不选择的区别？建立好一个元件库时，首先要先保存，保存尽量选择 save view。在concept-HDL中，我们用鼠标左键直接点击器件后，便可以对器件的外形尺寸进行修改，这时如果你再进入part developer做一些修改后，如果选择save all view会回到原来的外形尺寸，而选save view会保留改动后的外形。 3． 如何建part库，怎么改变symbol中pin脚的位置？ 在project manager中tools/part dev
EDA/PLD中的Cadence逻辑设计解决方案
12-08
Cadence的这一解决方案在Kawasaki微电子等公司的实践中得到了验证，显著提升了设计和测试效率，减少了设计反复，提高了产品质量和成品率。通过集成Encounter平台和Incisive平台的产品，实现多领域的协同验证和后端...
PCB技术中的CADENCE PCB设计解决方案
11-19
CADENCE PCB设计解决方案是针对现代电子设计中复杂性和高速需求的一种综合工具，旨在解决物理、电气规则、高密度元件布局及高速技术等挑战。设计师在设计过程中需要处理多个任务，如定义规则、管理间距、处理高速...
Cadence IC618使用
qq_37227553的博客
11-10 1万+
Cadence ic618个人学习记录
Cadence SPB17.4 - Allegro - 铺铜后DRC报错
tianpu2320959696的博客
01-13 5695
0000
版图DRC报错：“The following products could not be licensed sufficiently:- Calibre Interactive”
SFRS_的博客
06-19 3250
版图DRC报错：“The following products could not be licensed sufficiently:- Calibre Interactive”
小刘同学的 virtuoso IC 618 版图初学
热门推荐
qq_33599939的博客
05-16 1万+
版图初体验
DRC验证中，出现DRC did not produce any results in
03-12
<think>好的，我现在要解决用户提到的DRC验证未产生任何结果的问题。首先，我需要理解DRC是什么。DRC全称是设计规则检查（Design Rule Check），通常用于电子设计自动化（EDA）中，确保芯片设计符合制造工艺的要求。如果DRC没有产生任何结果，可能有多种原因，需要逐一排查。 首先，用户提到了ORA-13290错误，这个错误提示指定的单位不支持。根据引用[1]，这可能与设置中的单位参数有关。比如，在版图设计软件中，单位设置不正确可能导致DRC工具无法识别或处理数据，从而不输出结果。我需要检查用户的配置文件或工具设置，确认使用的单位是否符合支持的类型，比如纳米、微米等，而不是其他不被支持的单位。 其次，用户还引用了关于CNN处理非欧几里得结构数据的资料[引用2]，虽然看起来和DRC问题不直接相关，但可能用户在使用某些机器学习方法处理版图数据时遇到了问题。不过这可能属于另一层面的问题，暂时先不考虑，集中解决DRC本身的问题。 接下来，我需要考虑其他可能导致DRC无结果的原因。例如，设计规则文件是否正确加载，路径是否正确，是否有语法错误。如果规则文件未被正确加载，DRC工具可能不会执行任何检查，自然不会有结果。此外，检查的版图文件是否正确导入，是否存在图层隐藏或过滤设置，导致没有需要检查的对象。还有可能是输出目录权限问题，结果文件无法生成或被保存到错误的位置。 另外，软件版本兼容性也可能导致问题，比如DRC工具与当前设计文件版本不匹配，或者存在已知的软件缺陷。这时候需要检查是否有可用的更新或补丁。 用户可能已经检查了部分内容，但需要系统性地引导他们一步步排查。首先从错误提示入手，解决单位设置的问题，然后检查设计规则和版图文件，接着确认输出配置，最后考虑软件和环境因素。 可能需要用户提供的具体信息包括使用的EDA工具名称、版本，设计规则文件的配置，以及具体的操作步骤，以便更精确地定位问题。此外，查看日志文件或错误报告中的详细信息，可能会提供更多线索。 总结下来，解决步骤应该是： 1. 检查单位设置，确保符合工具要求。 2. 验证设计规则文件是否正确加载且无语法错误。 3. 确认版图文件正确导入，图层可见且未被过滤。 4. 检查输出路径权限和配置。 5. 更新软件或应用补丁。 6. 查看详细日志以获取更多错误信息。 用户可能需要按照这些步骤逐一检查，确保每个环节都没有问题，从而解决DRC无结果的情况。</think>针对DRC验证未产生结果的问题，请按照以下步骤排查： ### 1. 检查单位设置 - **问题定位**：若错误提示包含`ORA-13290`，表明工具不支持当前设置的单位[^1]。 - **解决方法**： 1. 确认设计文件（如GDSII）和规则文件（DRC rule deck）中的单位是否一致，例如：纳米（nm）或微米（μm）。 2. 在EDA工具的配置文件中检查单位参数，确保使用标准单位格式，例如： $$ \text{UNITS = 1e-6} \quad (\text{表示1微米}) $$ ### 2. 验证设计规则文件 - **问题定位**：规则文件语法错误或路径错误会导致DRC无法运行。 - **解决方法**： 1. 检查规则文件是否完整且无语法错误（如缺少分号、括号不匹配）。 2. 确保规则文件路径正确，未被其他脚本覆盖。 ### 3. 确认版图数据可见性 - **问题定位**：图层被隐藏或过滤时，DRC无对象可检查。 - **解决方法**： 1. 在EDA工具中取消所有图层过滤（如Calibre的`LAYER MAP`设置）。 2. 使用查询工具确认目标图形是否存在，例如： ```tcl select shape by layer == METAL1 ``` ### 4. 检查输出配置 - **问题定位**：输出路径权限不足或目录配置错误。 - **解决方法**： 1. 确保输出目录具有写入权限（如Linux系统使用`chmod`命令）。 2. 在规则文件中指定完整输出路径，例如： ```text DRC RESULTS DATABASE "/home/user/drc_results" ``` ### 5. 软件兼容性排查 - **问题定位**：工具版本与设计文件或操作系统不兼容。 - **解决方法**： 1. 升级EDA工具至最新版本。 2. 检查设计文件是否使用新版工具生成（如旧版GDSII可能解析失败）。
评论 5
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值