面试常考知识点

本文详细介绍了FPGA的设计流程及关键技术,包括Quartus开发流程、内部资源利用、常用协议介绍、状态机设计方法等内容,并深入探讨了时序分析、低功耗设计等高级主题。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

知识点

  • FPGA设计流程
  • Quartus开发流程
  • FPGA内部资源:Altera Xilinx
  • BRAM和分布式RAM
  • SRAM和DRAM和SDRAM
  • IIC 协议
  • SPI协议
  • UART协议
  • AMBA协议 AHB APB读写时序图
  • 门电路搭建:与门、或门、非门搭建同或异或门,两输入mux搭建三输入mux
  • OC OD门
  • MOS管搭建门电路
  • CDC
  • 常用状态机:饮料售卖、电梯、序列检测等
  • 建立时间和保持时间分析
  • 常考手撕代码:序列检测,同步异步FIFO,N分频占空比x%等
  • 项目相关:考虑好自己的项目细节涉及到的知识点 常问:项目中遇到的最困难的事情是什么?如何解决的(比赛同理)
  • 比赛相关:想好自己在比赛中负责的部分,以及技术细节
  • FPGA芯片选型
  • 门控时钟
  • 无毛刺始终切换,有毛刺原理
  • 低功耗设计手段
  • 卡诺图,最小项,无关项
  • 逻辑与 按位与
  • 有关X 和Z的运算
  • 加法器优化
  • 乘法器优化
  • 同步复位和异步复位区别,优缺点,异步复位同步释放
  • SOC功耗来源
  • 二进制,独热码,格雷码 优缺点,使用条件(余三码,BCD码)
  • 状态机 二段式,三段式,moore和mealy 区别
  • 在时序和组合逻辑中使用 = 和< =
  • always与forever
  • task与function
  • 门电路,RTL 全加器设计
  • == ===
  • 运算符优先级
  • 可综合运算符
  • 可综合关键字
  • 手撕代码的多种方案
  • 同步时钟/同源始终/同时钟域时钟
  • latch的优缺点,RTL写法
  • 恢复和去除时间(Recovery and Removal Time)
  • 打两拍消除亚稳态的原理
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值