FPGA学习之日常工作

本文探讨了FPGA开发中的三个关键问题:根据APID调整重频、参数注入的上下限保护以及同步触发信号的组合逻辑转换。在TOP.v文件中涉及了这些问题的解决,同时在ykyc422_top.v、yk422_rx.v和laser_ctrl_top.v等模块中也进行了相应处理。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

问题1:首先需要修改的是根据输入的APID,来给不同的重频

TOP.v

// TOP.v 
module TOP(
...
// add
input [7:0] APID_IN,
...
);

ykyc422_top ykyc422_top(
...
// add
.APID_IN	(APID_IN),
...
);

syn_pulse_ctrl_top syn_pulse_ctrl_top(
...
// add
.APID_IN (APID_IN),
);

syn_pulse_ctrl_top

module syn_pulse_ctrl_top(
...`
input [7:0] APID_IN,
output wire syn_pulse_o,
...
);

// 方法1 组合逻辑
localparam  SPD_UPPER_LIMIT = 8'd160;     
localparam  DPD_UPPER_LIMIT = 8'd170; 
localparam  FPD_UPPER_LIMIT = 8'd180; 
localparam  SPD_LOWER_LIMIT = 8'd160;     
localparam  DPD_LOWER_LIMIT = 8'd120; 
localparam  FPD_LOWER_LIMIT = 8'd100;  

wire    [1:0]   sel         ;
wire    [7:0]   upper_limit ;
wire    [15:0]  lower_limit ;

assign sel = APID_IN[7:6];
assign upper_limit = (sel==2'b00)? SPD_UPPER_LIMIT:(sel==2'b01)? DPD_UPPER_LIMIT: FPD_UPPER_LIMI
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值