FPGA学习之实现SDRAM

小达爱学习

于 2022-12-08 15:14:20 发布

阅读量1.3k

点赞数 5

CC 4.0 BY-SA版权

分类专栏： FPGA学习文章标签： fpga开发学习

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.youkuaiyun.com/qq_30093417/article/details/128230916

FPGA学习专栏收录该内容

68 篇文章

订阅专栏

本文介绍了SDRAM的存储特性，包括其与RAM、ROM及Flash的区别，详细解析了SDRAM的内部结构如行地址、列地址及Bank的划分，并阐述了硬件设计中的SDRAM操作时序，如初始化过程中的模式寄存器设置以及读写操作中的关键时序参数。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

1 废话篇

1.1 存储器

在这里插入图片描述
RAM 掉电数据会丢失 ROM不会丢失但是读写速度比较慢
Flash 闪存掉电数据不会丢失容量小读写速度比较快

SDRAM 优点：空间存储量大、读写速度快、价格相对便宜；缺点：控制逻辑复杂；

1.2 SDRAM内部结构

在这里插入图片描述

地址线：行地址和列地址，SDRAM里面有4个bank 所以只需要两个地址线就可以表示四个bank。

1.3 硬件设计

在这里插入图片描述

2 SDRAM操作时序

2.1 初始化

在这里插入图片描述

模式寄存器的设置是地址总线来设置的，模式寄存器设置周期（TRSC）

2.2 读写操作

在这里插入图片描述

tRCD是时钟周期

在这里插入图片描述

2.3 刷新

在这里插入图片描述

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。