Chapter02 内存映射

返回总目录

1、特性清单

本章节讲述了AURIX TC3XX的所有设备的总体映射，总体映射的特性如下。

Program Flash Interface (PFI):
–Program Flash Memory (PF)
Data Memory Unit (DMU):
–Data Flash Memory for CPU EEPROM (DF0)
–User Configuration Blocks (DF0)
–Configuration Sector (DF0)
–Data Flash Memory for HSM EEPROM (DF1)
CPU0 and CPU1:
–64 Kbyte of Program Scratch-Pad SRAM (PSPR)1)
–240 Kbyte of Data Scratch-Pad SRAM (DSPR)1)
–32 Kbyte of Program Cache (P-Cache)
–16 Kbyte of Data Cache (D-Cache)
–64 Kbyte of Local Memory Unit (DLMU)
CPU2 to CPU5:
–64 Kbyte of Program Scratch-Pad SRAM (PSPR)1)
–96 Kbyte of Data Scratch-Pad SRAM (DSPR)1)
–32 Kbyte of Program Cache (P-Cache)
–16 Kbyte of Data Cache (D-Cache)
–64 Kbyte of Local Memory Unit (DLMU)
Local Memory Unit (LMU):
–LMU SRAM (CPU DLMU or LMU LMURAM)1)
–DAM SRAM (DAMRAM)
Boot ROM (BROM)

存储器映射描述了从不同片上总线的角度“看到”的单元、存储器和保留区域的地址位置和访问可能性。
地址映射区为0x00000000~0xFFFFFFFF。平均分为16个段。每个段的大小为0xFFFFFFF，每个段大小为256M。16个段共计4G大小。

这16个段区间里面，0、2、12、13、14为预留。所以主要的段内容在剩余的11个段里面。
其中1、3、7主要是PSPR和DSPR、PCACHE和DCACHE。
8是通过cache来访问PFLASH和BOOTROM
9是LMU和EMEM（Extension Memory 标定和追踪存储器）。
10是非cache来访问PFLASH、DFLASH、BROM。
11是非cache来访问LMU和EMEM
15是低位的128M是SPB，高位的128M是SRI。

2、芯片总线系统

所有总线主代理都可以在相同的地址寻址相同的外围设备和存储器
这里分两部分讲述0~14的15个段为第一部分，第15段为第二部分，先看第一部分。

1、3、4、5、6、7分别对应最多的6个CPU的DSPR、DCACHE、DTAG。
从第8段起是PF0~5。一般来说程序启动后第一个跳转的地址就是在此。
BootROM在第8段的最后64KB。结合上一小节所讲，外设部分并不在这里有体现。这里在手册中被称为On Chip Bus System

第二部分是第15号段，也就是最后一个段区。如果模块在15号段的前16KB，那么可以通过绝对地址访问到这个模块。如果不再前16KB，则通过Base+offset这种模式访问。
CAN、I2C、时钟、PORT、HSM等等均在此段中。