ISE和quartus中防止观察信号被优化掉简单方法

最新推荐文章于 2024-09-29 11:19:18 发布
原创 最新推荐文章于 2024-09-29 11:19:18 发布 · 2.4k 阅读 · 5 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文介绍在ISE和Quartus工程中，如何通过在Verilog文件中使用(*KEEP*)注释来确保特定信号在综合过程中被保留，这对于调试和验证至关重要。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

在ISE工程的Verilog文件文件中，在需要保持的观察信号前面，添加

(*KEEP="TRUR"*)

如下所示：

在quartus工程的Verilog文件中，在需要保持的观察信号前面，添加（*KEEP*）。如下所示：

 

>>点击这里返回导航页<<

 

 

 

 

今日说“法”：如何防止reg、wire型信号在使用逻辑分析仪时被优化
05-12 514
欢迎大侠来到FPGA技术江湖新栏目今日说“法”，当然，在这里我们肯定不是去研究讨论法律法规知识，那我们讨论什么呢，在这里我们讨论的是产品研发以及技术学习时一些小细节小方法等，欢迎大家一起学习交流，有好的灵感以及文章随笔，欢迎投稿，投稿请标明笔名以及相关文章，投稿接收邮箱：1033788863@qq.com。今天带来的是“如何防止reg、wire型信号在使用逻辑分析仪时被优化”，话不多说，上货。 随着FPGA设计复杂程度越来越高，芯片内部逻辑分析功能显得越来越重要。硬件层次上的逻辑分析仪价格..
FPGA 7 ，FPGA开发环境搭建，Altrea开发环境搭建，Quartus几个版本之间的区别，以Quartus/ModelSim/Visio/NotePad++软件的安装与应用
NorthCity Smile的博客（NcSmile，博主域名：https://ncmile.blog.youkuaiyun.com）
08-28 2119
⭐我们知道 FPGA 的应用领域非常广泛，包括但不限于，汽车驾驶、通信领域、视频图像处理、IC原型验证、医疗设备、数字信号处理和人工智能领域。而且未来应用前景也十分可观，几乎涵盖了所有涉及数字信号处理和技术实现的领域。这里我们以Altera（已被Intel收购）的开发板为例，来分享记录，如何搭建 FPGA 开发环境。
Verilog或VHDL中防止信号综合后被优化众多方法总结 ，亲测实用
u011400634的博客
03-25 2万+
Verilog 方法1. Synthesis_Options中的-keep hierarchy设置为YES或soft,zhe 在ISE中的综合（XST）选项上右键选择process properties,弹出的对话框里面Synthesis_Options中的-keep hierarchy是设置综合后层次结构的。设置为YES后，用CHIPSCOPE调试时看到的层次结构跟你的设计是一样的，找信号很...
如何防止ISE综合时信号不被优化掉
weiweiliulu的专栏
01-16 1万+
如何防止ISE综合时你想抓取的信号不被优化掉： 1.右键synthesis，在综合选项里将keep  hierarchy选择YES ，或者选择soft（在综合时保持层次，在实现时有利用ISE软件自动进行优化），这样有利于你从模块中找到你想抓取的信号和信号名不被更改。 2.在Constraints Guide中，有防止信号被优化掉的说明。具体在X:\Xilinx\
ISE布线时避免优化buf的方法_/*synthesis syn_keep = 1*/
Fei_Fly的专栏
12-16 6297
<br />在这个BUF两端的信号线上加上下面的属性(Verilog HDL版本)：<br />wire bufin  /* synthesis syn_keep=1 xc_props="X" */;<br />具体解释：<br />1、syn_keep=1就是保留这个信号线，是它成为一个instance（synplify的），然后就可以对它添加XILINX的约束属性；<br />2、xc_props=“”是synplify为XILINX保留留的约束属性，可以透传到ISE的实现中去，从而约束实现过程。<br
VHDL设计电路优化问题
07-27
本文详细介绍VHDL设计电路中优化的问题，感兴趣的朋友可以看看。
记录：阻止quartus优化
流浪的猫c的博客
02-23 1092
quartus技巧
阻止Quartus优化掉信号(keep preserve)
eachanm的博客
01-31 2051
使用SignalTap II Logic Analyzer观察信号，有时要观察的信号会被Quartus优化掉，这种情况下可以给信号指定属性。如果是寄存器，并且不是零扇出，可以使用preserve属性。如果是组合逻辑信号（wire），可以使用keep属性。1）不会从该寄存器推断出状态机；2）对零扇出寄存器无效。
阻止Quartus优化掉信号
weixin_34025151的博客
05-26 3364
使用SignalTap II Logic Analyzer观察信号，有时要观察的信号会被Quartus优化掉，这种情况下可以给信号指定属性。以下例子均使用Verilog。 1. 如果是组合逻辑信号，可以使用keep属性： (* keep *) wire sig; 2. 如果是寄存器，并且不是零扇出，可以使用preserve属性： (* preserve *) reg sig; ...
防止ISE优化信号
herejing的专栏
07-20 6566
综合是将我们的设计转化为FPGA可以读懂的配置文件的第一个步骤。本文努力从0基础开始向大家说明综合的基本知识和高级技巧。话说所有的功能都有它应用的环境。在了解某个按钮选项有某个功能的时候，我们更应该了解应该在什么时候什么情况使用它。所以我以这种问答的形式，向大家展示综合过程中可能
fpga优化和防止被优化.docx
04-03
fpga优化和防止被优化.docx；fpga设计中经常会遇到定义的信号被优化，尤其是我wire信号，以及如何优化fpga的设计
【Quartus II 工具链协同】：与外部工具链协同工作的高级技巧
![【Quartus II 工具链协同】：与外部工具链...本文详细介绍了Quartus II与仿真工具（如ModelSim和Vivado）、综合工具（如Xilinx ISE和Synopsys Design Compiler）以及版本控制工具（如Git和SVN）的集成方法和技巧。
ISE 14.7项目搭建完全指南：FPGA设计新手入门必读
![ISE14.7后仿真、烧录教程]...ISE (Integrated Synthesis Environment) 14.7是Xilinx公司推出的一款综合设计环境软件
Quartus II 逻辑分析使用技巧-防止信号被优化以及快速查找信号
AngryNoob
03-26 9129
1，如何保持信号不被综合 对这种情况的处理是增加约束，共有2种情况： a， 需要保留的信号类型是 wire 在定义的时候在后面增加/* synthesis keep */。 例如：wire keep_wire /* synthesis keep */; b，需要保留的信号类型是 reg 跟reg...
ISE - 如何防止信号被优化
理论结合实践，开启你的电子学习新方案！
11-08 4190
在一个复杂的设计中，我们往往会抓大量的信号，而ISE14.7编译代码的时候会把一些有相同逻辑的信号给优化掉，这会导致我们在选择信号的时候找不到想要抓取的信号，针对这种情况给大家提供两个解决办法。 方法一： 1、在你想要抓取的所有信号前面加上(*KEEP = “TRUE”*) (*KEEP = "TRUE"*)reg [3:0] R_cnt; ...
Quartus Prime 使用Signal Tap在线调试防止信号被优化
adolphwang_909086的博客
04-14 3805
一般在做前仿真（即功能仿真）时，不会考虑信号被优化的问题。最近在利用SignalTap II观察信号时遇到某些模块内部的信号被优化掉的情况。 在Verilog描述的程序中，通常包括两种类型的信号，即wire型，和reg型。对于不同类型的信号，需要使用不同的综合属性。 （1）对于wire型信号，使用/* synthesis keep=“1” */综合属性，例如： wire[7:0] data_in/* synthesis keep="1" */; （2）对于reg型信号，使用/* synthesis .
在quartus进行FPGA设计，如果输入信号没有驱动逻辑，如何防止被优化掉
weixin_41230430的博客
09-29 905
在Quartus进行FPGA设计时，如果输入信号没有驱动逻辑，确实存在被优化掉的可能性。具体来说，如果输入信号没有连接到任何逻辑单元（如寄存器、组合逻辑等），综合工具（如Quartus的综合器）在综合过程中可能会认为这些信号是多余的，从而将其从最终的设计网表中移除。综上所述，为了防止输入信号在Quartus FPGA设计过程中被优化掉，设计者需要确保信号驱动逻辑、使用约束文件、在代码中使用防止优化属性，并仔细检查综合报告和布局布线结果。这些措施将有助于确保设计的完整性和正确性。
防止FPGA设计中综合后的信号被优化
热门推荐
qingfengtsing的专栏
12-20 3万+
这不是一个新话题了，写这个也是当作自己的一个小小的笔记吧！觉得挺有用的。       一般在做前仿真（即功能仿真）时，不会考虑信号被优化的问题。最近做一个关于运算的小程序，前仿真的数据没有问题，但是实际出来的数据总是有错误，所以不得不要进行后仿真。而后仿真一个很大的问题就是设计中很多信号在综合的过程中都优化掉了，所以需要添加相应的综合属性，让软件在综合的工程中，保留这些信号。另外，在利用Si
VIvado--verilog--避免工程中信号被优化掉
qq_34341423的博客
01-19 5815
写了一段 Verilog代码后进行综合，在debug的过程中，却找不到需要debug的信号了，查看网表发现没有？ 这种情况是因为我们的某些中间信号被优化掉了。 被优化掉的原因有可能是你这个信号确实对后面的输出没用，我写的这个项目由于还在中间过程，功能还没有完善，所以不想把大量的中间信号作为输出，所以被优化掉了，以至于在debug过程中找不到这些信号。 如何解决这个问题呢？ 方式1 在变量定义的时候...
QUARTUS防止优化
最新发布
01-21
### 防止 Quartus 对 HDL 代码或设计进行优化 为了防止 Quartus II 将寄存器 (reg) 优化为常数或将重复的寄存器合并，在编写 Verilog 或 VHDL 代码时可以采用特定的关键字和编译指令来保护这些寄存器不被优化。 #### 使用 `/* synthesis preserve */` 注释 通过在声明寄存器变量之前添加特殊的注释 `/* synthesis preserve */` 可以指示综合工具保留该寄存器而不对其进行任何优化处理[^1]。这确保了即使某些信号看起来像是冗余或者是可预测状态，它们仍然会被当作独立实体对待并保持原样存在于最终的设计中。 ```verilog // Prevent optimization of the register 'my_reg' /* synthesis preserve */ reg my_reg; ``` #### 利用属性设置 除了上述方法外，还可以利用更高级别的属性设定方式来控制整个模块级别的优化行为。对于 Altera/Intel 的 FPGA 设计环境而言，可以在 RTL 文件顶部加入如下形式的 TCl 命令： ```tcl set_instance_assignment -name PRESERVE_REGISTER ON -to your_register_name ``` 此命令同样能够有效地阻止指定寄存器被简化掉或者与其他相同功能单元共享资源。 另外值得注意的是，在实际项目开发过程中应当谨慎考虑是否真的有必要禁用所有的自动优化措施；通常情况下，默认配置下的综合过程已经过精心调整以达到最佳效果。只有当确实遇到特殊需求或是调试阶段才建议采取此类手段干预默认流程。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值