
verilog
verilog语言
舔甜歌姬的EGUMI LEGACY
你好,你想度過怎樣的一段人生?
因爲興趣,所以喜歡。
展开
-
verilog入门知识【1】
最近在学数字逻辑和Verilog,研究单片机,于是发一发这些东西,希望能帮助有困惑的其他人。Verilog与门、或门、非门、异或门、同或门的测试文件和仿真文件,module Doors(input wire a,input wire b,output wire [5:0] z ); assign z[5]=a&b; assign z[4]=~(a&b);原创 2017-07-03 23:27:06 · 652 阅读 · 0 评论 -
四位密码锁*电子密码锁的设计
代码和工程包:https://download.youkuaiyun.com/download/qinglingls/10839179 实验报告中解释了如何使用和使用后的示意图 由于最近问我的人有点多,细节我也记不太清了。大家自行下载下面的pdf和工程文件, 希望对你们有帮助,谢谢。 实验报告:https://download.youkuaiyun.com/download/qinglingls/10839...原创 2017-07-03 23:34:59 · 27421 阅读 · 51 评论 -
数字电路与逻辑设计知识清单【一】
1.三种基本逻辑门: Verilog:非:y=x' ; y=!x ;y=-x; y=~x;与:z=x*y ;z=xy; z=x&y;或:z=x+y; z=xvy;原创 2017-07-03 23:59:41 · 1264 阅读 · 0 评论 -
verilog入门知识【2】
多输入逻辑门:module Doors(input wire a,input wire b,output wire [5:0] z ); assign z[5]=a&b; assign z[4]=~(a&b); assign z[3]=a|b; assign z[2]=~(a|b); assign z[1]=a^b; assign原创 2017-07-05 11:19:24 · 424 阅读 · 0 评论 -
vivado【3】
今天终于有空看vivado了,然而,打开vivado,发现文件都不见了。 突然想起上次清理桌面………… 想唱《一无所有》……module compare(input wire[1:0] a,input wire[1:0] b,output a_eq_b,output a_da_b,output a_xi_b ); assign a_eq_b=~b[1]& ~b[0]& ~原创 2017-07-18 11:15:08 · 475 阅读 · 0 评论 -
关于win10系统安装vivado 2017.1 .2 .3 报runtime error 问题解决办法 亲测有效
亲测确实有效。 转载网址 1.找到桌面图标右键属性,点击打开文件位置 1. 2找到vivado.exe,重命名为vivado.exe.backup. 3.找到vivado-vg.exe复制一分重命名为vivado.exe 效果图,ok 接下来打开桌面图标就可以了转载 2017-12-29 19:38:53 · 5475 阅读 · 0 评论 -
xpr文件格式用什么打开
用vivado打开。原创 2019-02-28 16:59:16 · 3810 阅读 · 0 评论