fpga时序相关—set_input_delay和set_output_delay

最新推荐文章于 2025-09-25 16:25:41 发布
原创 最新推荐文章于 2025-09-25 16:25:41 发布 · 1.1w 阅读 · 17 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文详细解析了FPGA设计中的set_input_delay与set_output_delay概念。set_input_delay用于确保外部数据进入FPGA时能够满足保持时间要求，通过增加输入延时来保障数据的正确锁存。而set_output_delay则是在数据从FPGA输出到外部时，通过调整延时确保满足建立时间要求，避免数据采样错误。
部署运行你感兴趣的模型镜像

set_input_delay与set_out_delay理解

set_input_delay

当fpga 外部送入fpga内部寄存器数据时，会有时钟launch clk以及latch clock，前者负责将数据从外部寄存器中送出，后者要在setup和hold都满足的情况下将数据锁入fpga内部寄存器，在这个过程中，如果launch clk将数据送出到达fpga内部寄存器端口，上一次的数据hold time（当前launch clk相当于上一个latch clk）没有满足，上一个数据就不能被正确锁存，而采用set_input_delay就是在数据到达时间上加延时，让latch时钟可以将数据正确锁存。（一般为hold time）

set_out_delay

当fpga 内部送入fpga外部寄存器数据时，也应该会有时钟launch clk以及latch clock，前者负责将数据从内部寄存器中送出，后者要在setup和hold都满足的情况下将数据锁入fpga外部寄存器，在这个过程中，如果latch clk已经到来，由于板级延时之类的关系，导致数据不能及时到达fpga外部寄存器端口，从而setup time不够，导致采样数据出错，这个时候在数据到达set_output_delay一个负值，或者对latch时钟延时一个正值，即可使得满足建立时间。


注意：

在设置约束的过程中，set_input_delay时launch clk应该为外部器件的数据发送时钟，如果没有，可以设置一个虚拟时钟，latch clk应该为fpga内部采样时钟；set_output_delay时launch clk应该为fpag内部的数据发送时钟，latch clk应该为fpga外部数据锁存时钟，如果没有，可以设置一个虚拟时钟；


就是描述时钟与数据的相位

set_input_delay 为了满足latch的建立时间而有一个最大延时，为了满足保持时间有个最小延迟

set_output_delay 


您可能感兴趣的与本文相关的镜像

EmotiVoice

EmotiVoice

AI应用

EmotiVoice是由网易有道AI算法团队开源的一块国产TTS语音合成引擎，支持中英文双语，包含2000多种不同的音色，以及特色的情感合成功能，支持合成包含快乐、兴奋、悲伤、愤怒等广泛情感的语音。

set_input_delay/set_output_delay
zyn1347806的博客
09-17 5万+
input delay和output delay是在SDC中经常会遇到的问题，看似简单其实还有很多模棱两可的问题的。特别是为什要设置input delay和output delay？常用的30%和70%的原因以及input delay和output delay有些情况下回设置负值。针对这些问题，我通过研究，把自己的一些总结进行记录，如有问题欢迎留言交流。 目录 input delay和output delay是什么？ input delay和output delay是什么？ 对于一个芯片...
FPGA时序约束经历之输出延时约束(set_output_delay)
DP1042的博客
09-22 4466
FPGA输出IO怎么进行时序约束，出现时序违例如何分析，一个小小经历供大家参考
SDC时序约束--IO约束
m0_66898189的博客
09-25 914
摘要： SDC文件中的IO约束（set_input_delay/set_output_delay）通过量化外部路径延迟，确保芯片与外部器件的时序交互满足建立/保持时间。
ic基础|时序篇06：输入约束set_input_delay与输出约束set_output_delay详解
demayiya的博客
03-16 3699
可见，输入延迟约束和输出延迟约束的实质，实际上是根据外部已经选定好的器件和路径延时等参数，对内部器件和路径延时等参数进行优化的过程。如果你喜欢这篇文章的话，请关注我的公众号-熊熊的ic车间，里面还有ic设计和ic验证的学习资料和书籍等着你呢~欢迎您的关注！
set_input_delay、set_output_delay
chengding0389的博客
05-06 3405
input_delay：max_value是接口端发起沿（launch edge）到有效数据窗口开始时刻的延迟，min_value是接口端发起沿（launch edge）到有效数据窗口结束时刻的延迟output_delay：max_delay是数据有效窗口开始时刻到接口端捕获沿延迟，min_delay是数据有效窗口结束时刻到接口端捕获沿延迟这里的接口端发起沿和接口端捕获沿都是FPGA port约束参考的时钟沿，一般就是输入给FPGA port的或从port输出的时钟。
VIVADO时序约束之Output Delay(set_output_delay)
aaaaaaaa585的博客
07-17 2万+
前言 I/O Delay约束主要有两个命令：set_input_delay和set_output_delay。 I/O Delay约束的主要目的同时钟约束一样，是告诉编译器，外部输入输出信号与参考时钟之间的相位关系，便于综合器能够真实和准确的对IO接口的信号进行时序分析，同时也有利于综合器的布局布线。 注意：I/O Delay约束和 IDELAYE、ODELAYE原语是完全不同的，前者是用于编译器进行时序分析的，后者是对数据进行延时的（由于建立时间和保持时间不满足，导致在接收数据有错时，需要对数据进行延迟，
时序约束进阶四：set_input_delay和set_output_delay详解
zyp626的博客
10-08 3904
为了在设计中准确的模拟信号从FPGA传输到外部或外部信号进入到FPGA端口的时序，在设计中需要给定输入端口和输出端口的延时信息，因为vivado仅仅能够识别边界内部的时序。此时，就需要使用到约束set_input_delay/set_output_delay。
关于Vivado中set_input_delay和set_output_delay的一点理解
qq_33300585的博客
05-19 1824
关于Vivado中set_input_delay和set_output_delay的一点理解
对set_input_delay和set_output_delay的理解
weixin_44793052的博客
04-03 4435
FPGA时序约束中的端口约束，阐述了对input_delay和output_delay的理解
VIVADO时序约束之Input Delay(set_input_delay)
热门推荐
aaaaaaaa585的博客
07-17 3万+
VIVADO时序约束
vivado时序分析之set_input_delay(一)
weixin_43048906的博客
11-17 1万+
本篇研究set_input_delay约束的使用方法，在IO口约束上除了电平和管脚约束，还有set_input_delay约束和set_output_delay约束。本节着重讲解set_input_delay。 Set_input_delay主要用于外部芯片向FPGA同步传输数据时，用来告诉FPGA外部进来的数据信号和时钟的相位关系，FPGA根据相位关系，能够数据进入FPGA后第一级寄存器的位置，...
浅谈时序:set_ouput_delay
IC小鸽的博客
08-17 3126
浅谈时序:set_ouput_delay
set_output_delay的本质
qq_33300585的博客
08-16 2981
set_output_delay的本质
【 FPGA 】设置输入延迟（input delay）
Reborn Lee
12-17 1万+
如下，经典的时序分析模型：   不同的路径使用不同的约束：   上游芯片到FPGA内部第一级触发器的路径使用set_input_delay来约束； FGPA内部的触发器之间使用create_clock来约束； FPGA末级触发器到下游芯片的时序元件之间用set_output_delay来约束； 最后一个路径是纯粹的组合逻辑用set_max_delay来设置约束。 Input...
SDC命令详解：使用set_output_delay命令进行约束
前进，才知道自己的渺小
03-12 7340
SDC命令详解本章将讨论使用set_output_delay命令对输出端口（或时序路径终点引脚）的约束。首先需要说明的是，在进行静态时序分析时，任何一条时序路径都需要有约束，约束指的是时序路径的起点（发射触发器）和终点（捕获触发器）都有时钟信号的控制（对于典型时序路径而言）。但是对于起点是输入端口（或时序路径起点引脚）、终点是输出端口（或时序路径终点引脚）的时序路径而言，没有显然的发射触发器、捕获触发器，因此需要使用set_output_delay命令进行约束。
fpga系列 硬件(时序收敛)：set_input_delay +最大输入延时&最小输入延时+建立时间&保持时间
ResumeProject的博客
03-05 2142
fpga系列 硬件(时序收敛)：set_input_delay +最大输入延时&最小输入延时+建立时间&保持时间
timequest 中set input delay set output delay 的使用
weixin_30586257的博客
06-13 475
set_input_delay/ set_output_delay TimeQuest出现以后，随之 set input delay 与 set output delay 也跟着出现，该约束命令用“外包资料”的方式，不仅可以将时钟抖动也包装进去，而且也能将外部ic的寄存器特性也包裹进去 　　在与时钟选项定义的时钟相关的输入port上定义data arrival time，可将输入延时定义与上...
FPGA设计时序约束二、输入延时与输出延时
zyp626的博客
09-27 4358
e)输入时延设置到DDR的数据输入引脚DDR_IN ，数据被clk_ddr的上升沿和下降沿触发，到FPGA内部FF的数据输入端口，对上升沿和下降沿都敏感。​set_output_delay约束指定了关联时钟沿的输出端口的输出路径时延，输出时延可理解为在数据从FPGA的输出端口到达其他芯片和关联的参考时钟间的相位差。输入时延约束指定了设计中输入时钟端口的输入时延，以应用板为例，输入时延表示在数据从外部芯片通过应用板到达FPGA的输入引脚和应用板的时钟相位存在差异。
set_output_delay与set_input_delay介绍
u011400634的博客
03-24 5059
关于set_output_delay与set_input_delay概念与用法 可以参考https://wenku.baidu.com/view/9135e34efe4733687e21aa2e.html?rec_flag=default或者如下： 一、这两条约束语句都是针对板级延时而言的。 语句中必须的有是，时钟与port. 二、set_input_...
set_input_delay和set_output_delay如何下约束，详细解释一下他们的功能
最新发布
11-19
<think> 我们正在讨论的是数字设计中的时序约束，特别是set_input_delay和set_output_delay。这两个约束用于指定FPGA/ASIC输入端口和输出端口相对于时钟的延迟，以便工具能够正确地分析接口时序。根据提供的引用，我们可以详细解释这两个约束的功能和约束方法。 ### 1. `set_input_delay` 功能与约束方法 **功能**：指定输入端口数据相对于时钟的到达时间延迟。它模拟了外部器件发送数据到FPGA输入端口的延迟（包括板级延迟和外部器件输出延迟）[^1][^2]。 **约束方法**： ```tcl set_input_delay -clock <clock_name> -max <max_delay> [get_ports <input_port>] set_input_delay -clock <clock_name> -min <min_delay> [get_ports <input_port>] ``` - `-clock`：参考时钟（通常是FPGA内部捕获数据的时钟） - `-max`：最大输入延迟（用于建立时间分析，对应外部数据最晚到达情况） - `-min`：最小输入延迟（用于保持时间分析，对应外部数据最早到达情况） #### 时序分析原理： - **建立时间检查**：确保数据在时钟有效边沿前稳定。输入路径的最大延迟约束（`-max`）要求： $$ T_{\text{data\_path}} + T_{\text{input\_delay\_max}} \leq T_{\text{clk}} - T_{\text{setup}} $$ 其中$T_{\text{data\_path}}$是FPGA内部从输入端口到第一级寄存器的延迟[^2][^4]。 - **保持时间检查**：确保数据在时钟有效边沿后稳定一段时间。输入路径的最小延迟约束（`-min`）要求： $$ T_{\text{data\_path}} + T_{\text{input\_delay\_min}} \geq T_{\text{hold}} $$ 其中$T_{\text{hold}}$是内部寄存器的保持时间[^2][^4]。 > **示例**：若外部器件时钟周期为10ns，其输出延迟最大3ns、最小1ns，则约束为： > ```tcl > set_input_delay -clock clk -max 3 [get_ports data_in] > set_input_delay -clock clk -min 1 [get_ports data_in] > ``` ### 2. `set_output_delay` 功能与约束方法 **功能**：指定输出端口数据相对于时钟的要求时间延迟。它模拟了FPGA输出数据到达外部器件输入端的延迟要求（包括板级延迟和外部器件建立/保持时间）[^1][^3]。 **约束方法**： ```tcl set_output_delay -clock <clock_name> -max <max_delay> [get_ports <output_port>] set_output_delay -clock <clock_name> -min <min_delay> [get_ports <output_port>] ``` - `-clock`：参考时钟（通常是FPGA内部发出数据的时钟，或外部器件的锁存时钟） - `-max`：最大输出延迟（用于建立时间分析，对应外部器件要求数据最早准备好） - `-min`：最小输出延迟（用于保持时间分析，对应外部器件要求数据最晚保持稳定） #### 时序分析原理： - **建立时间检查**：确保数据在外部时钟有效边沿前到达。输出路径的最大延迟约束（`-max`）要求： $$ T_{\text{data\_path}} \leq T_{\text{clk}} - T_{\text{setup\_ext}} - T_{\text{output\_delay\_max}} $$ 其中$T_{\text{data\_path}}$是FPGA内部从最后一级寄存器到输出端口的延迟，$T_{\text{setup\_ext}}$是外部器件的建立时间[^3][^4]。 - **保持时间检查**：确保数据在外部时钟有效边沿后保持稳定。输出路径的最小延迟约束（`-min`）要求： $$ T_{\text{data\_path}} \geq T_{\text{hold\_ext}} - T_{\text{output\_delay\_min}} $$ 其中$T_{\text{hold\_ext}}$是外部器件的保持时间[^3][^4]。 > **示例**：若外部器件要求建立时间2ns、保持时间1ns，板级延迟最大4ns、最小2ns，则约束为： > ```tcl > set_output_delay -clock clk_ext -max [expr 4 + 2] [get_ports data_out] ;# T_output_delay_max = 板级延迟_max + T_setup_ext > set_output_delay -clock clk_ext -min [expr 2 - 1] [get_ports data_out] ;# T_output_delay_min = 板级延迟_min - T_hold_ext > ``` ### 3. 关键应用场景 - **跨时钟域（CDC）路径**：当输入/输出时钟与内部时钟异步时，需设置虚拟时钟（virtual clock）作为参考[^3]。 - **源同步接口**：输出时钟与数据同步发送时，输出延迟需考虑时钟-数据偏移（skew）[^4]。 - **DDR接口**：需同时约束上升沿和下降沿的输入/输出延迟。 ### 约束设置流程 1. **确定参考时钟**： - 输入路径：使用FPGA内部捕获数据的时钟。 - 输出路径：使用外部器件锁存数据的时钟（若不在FPGA内，则定义虚拟时钟）。 2. **计算延迟值**： - 输入延迟 = 外部器件输出延迟 + 板级布线延迟 - 输出延迟 = 外部器件建立/保持时间要求 + 板级布线延迟 3. **设置约束**： - 同时指定`-max`和`-min`以覆盖建立/保持时间检查。 4. **验证约束**： - 通过静态时序分析（STA）报告检查是否满足时序要求。 ### 常见错误 - **未指定`-min`约束**：导致保持时间违例风险（尤其在高频或低电压下）。 - **时钟定义错误**：输出路径参考了内部时钟而非外部器件时钟。 - **忽略板级延迟**：仅按器件手册设置而未加入PCB走线延迟。 --- ### 相关问题 1. **如何为FPGA与DDR3内存接口设置`set_output_delay`？** > 需区分DQ（数据）和DQS（选通）信号，并分别约束上升沿/下降沿延迟[^4]。 2. **虚拟时钟（virtual clock）在什么情况下必须使用？** > 当外部器件的锁存时钟未被FPGA捕获时（如独立晶振），需用`create_clock`创建虚拟时钟[^3]。 3. **输入延迟约束中，`-max`和`-min`取值差异过大会导致什么问题？** > 可能导致FPGA内部路径难以同时满足建立和保持时间（尤其当$T_{\text{clk}}$较小时）。 4. **如何根据示波器测量结果调整`set_input_delay`？** > 通过测量实际板级信号延迟，更新约束值以匹配物理特性。 5. **在高速SerDes接口中，为何通常不直接使用`set_input/output_delay`？** > SerDes采用源同步或嵌入式时钟，需用专用约束（如`set_input_jitter`）或IP核自动生成约束。 [^1]: `set_input_delay`约束模拟外部数据到达输入端口的时间延迟。 [^2]: 输入延迟约束直接影响FPGA内部第一级寄存器的建立和保持时间检查。 [^3]: 输出延迟约束需参考外部器件的锁存时钟（可能为虚拟时钟）。 [^4]: 输出延迟的实质是调整数据相对于时钟的到达时间以满足外部器件时序要求。 </think> ### `set_input_delay` 和 `set_output_delay` 的约束方法及功能详解 #### 一、核心功能 1. **`set_input_delay`** 用于约束 **FPGA输入端口** 的数据相对于参考时钟的到达时间延迟，本质是模拟外部器件发送数据到FPGA的延迟（含板级延迟和外部器件输出延迟）[^1][^2]。 - **关键作用**：让综合工具知道外部数据何时到达FPGA端口，从而优化内部路径时序[^1]。 2. **`set_output_delay`** 用于约束 **FPGA输出端口** 的数据相对于参考时钟的要求时间延迟，模拟FPGA输出数据到达外部器件的延迟要求（含板级延迟和外部器件建立/保持时间）[^3][^4]。 - **关键作用**：确保外部器件能在时钟边沿可靠锁存FPGA输出的数据[^4]。 #### 二、约束原理（时序分析模型） ##### 1. `set_input_delay` 的时序分析 ```mermaid timeline title FPGA输入路径时序分析模型 section 外部器件 CLK_ext ： a(时钟边沿) ------> b(数据发送) section 板级延迟 数据延迟 ： c(T_data_trace) section FPGA端口 数据到达 ： d(数据输入) section FPGA内部 时序检查 ： e(建立时间检查) : f(保持时间检查) ``` - **建立时间检查**： 要求外部数据在FPGA捕获时钟边沿前稳定： $$ T_{\text{data\_arrival}} \leq T_{\text{clk}} - T_{\text{setup}} $$ 其中 $T_{\text{data\_arrival}} = T_{\text{input\_delay}} + T_{\text{internal\_path}}$[^2][^4]。 - **保持时间检查**： 要求数据在时钟边沿后保持稳定： $$ T_{\text{data\_arrival}} \geq T_{\text{hold}} $$ ##### 2. `set_output_delay` 的时序分析 ```mermaid timeline title FPGA输出路径时序分析模型 section FPGA内部 时钟边沿 ： a(launch clk边沿) 数据发送 ： b(寄存器输出) section FPGA端口 数据离开 ： c(数据输出) section 板级延迟 数据延迟 ： d(T_data_trace) section 外部器件 时序检查 ： e(建立时间检查) ： f(保持时间检查) ``` - **建立时间检查**： 要求FPGA数据提前到达外部器件： $$ T_{\text{FPGA\_delay}} \leq T_{\text{clk}} - T_{\text{setup\_ext}} - T_{\text{output\_delay}} $$ - **保持时间检查**： 要求数据保持足够长时间： $$ T_{\text{FPGA\_delay}} \geq T_{\text{hold\_ext}} - |T_{\text{output\_delay}}| $$ #### 三、约束语法及方法 ##### 1. `set_input_delay` 约束命令 ```tcl # 基本语法 set_input_delay -clock <clock_name> -max <delay_value> [get_ports <input_port>] set_input_delay -clock <clock_name> -min <delay_value> [get_ports <input_port>] ``` - **参数说明**： - `-clock`：参考时钟（FPGA内部捕获数据的时钟） - `-max`：最大输入延迟（对应外部数据最晚到达情况） - `-min`：最小输入延迟（对应外部数据最早到达情况） - `add_delay`：多时钟域时需添加此选项 **示例**（外部器件时钟周期10ns，输出延迟最大3ns）： ```tcl create_clock -name sys_clk -period 10 [get_ports clk_in] set_input_delay -clock sys_clk -max 3 [get_ports data_in] ``` ##### 2. `set_output_delay` 约束命令 ```tcl # 基本语法 set_output_delay -clock <clock_name> -max <delay_value> [get_ports <output_port>] set_output_delay -clock <clock_name> -min <delay_value> [get_ports <output_port>] ``` - **关键技巧**： - 若外部时钟不在FPGA内，需创建虚拟时钟： ```tcl create_clock -name virt_clk -period 10 # 虚拟时钟 set_output_delay -clock virt_clk -max 4 [get_ports data_out] ``` - DDR接口需分上升/下降沿约束： ```tcl set_output_delay -clock clk -max 2.5 -rise [get_ports ddr_data] set_output_delay -clock clk -max 2.0 -fall [get_ports ddr_data] ``` #### 四、延迟值计算逻辑 | **约束类型** | 延迟值构成公式 | 说明 | |--------------------|----------------------------------|------------------------| | **set_input_delay** | $T_{\text{input\_delay}} = T_{\text{ext\_delay}} + T_{\text{board}}$ | 外部器件输出延迟+板级延迟 [^2] | | **set_output_delay** | $T_{\text{output\_delay}} = T_{\text{setup\_ext}} + T_{\text{board}}$ | 外部建立时间+板级延迟 [^4] | > **计算示例**： > - 外部器件建立时间 $T_{\text{setup\_ext}}=2\text{ns}$，板级延迟 $T_{\text{board}}=1.5\text{ns}$ > - 则 `set_output_delay -max` $= 2 + 1.5 = 3.5\text{ns}$ #### 五、典型应用场景 1. **源同步接口**（如DDR、千兆以太网） - 需严格约束输出延迟以保证时钟-数据对齐 ```tcl # 源同步输出约束示例 set_output_delay -clock tx_clk -max 1.2 [get_ports {data[*}] ``` 2. **异步跨时钟域路径** - 需虚拟时钟约束： ```tcl create_clock -name ext_clk -period 20 # 外部器件时钟 set_input_delay -clock ext_clk -max 5 [get_ports async_data] ``` 3. **纯组合逻辑接口** - 需同时约束输入/输出延迟： ```tcl set_input_delay -clock clk -max 3 [get_ports config_data] set_output_delay -clock clk -max 2 [get_ports status_flag] ``` #### 六、约束验证方法 1. **时序报告检查**： ```tcl report_timing -from [get_ports data_in] # 查看输入路径时序 report_timing -to [get_ports data_out] # 查看输出路径时序 ``` 2. **时序裕量验证**： - 建立时间裕量应 $>0$：`Slack (MET)` - 保持时间裕量应 $>0$：`Slack (MET)` #### 七、常见错误及解决方案 1. **错误**：未设置`-min`约束 **现象**：保持时间违例 **解决**：补充最小延迟约束 ```tcl set_input_delay -clock clk -min 0.5 [get_ports data_in] ``` 2. **错误**：参考时钟错误 **现象**：时序分析失效 **解决**：确认时钟域匹配或使用虚拟时钟 ```tcl create_clock -name virt_clk -period 10 set_output_delay -clock virt_clk -max 4 [get_ports data_out] ``` 3. **错误**：忽略板级延迟 **现象**：实际电路工作不稳定 **解决**：通过信号完整性仿真获取准确延迟值。 --- ### 相关问题 1. **如何确定`set_input_delay`的具体数值？** > 需根据外部器件数据手册的输出延迟参数（$T_{\text{co}}$）和PCB走线延迟计算[^1]。 2. **虚拟时钟（virtual clock）在什么场景下必须使用？** > 当外部器件的锁存时钟未被FPGA捕获时（如独立晶振），需创建虚拟时钟作为参考[^3]。 3. **DDR接口的`set_output_delay`为什么要分上升/下降沿约束？** > 因为DDR在时钟双沿采样数据，需分别约束上升沿和下降沿的数据延迟[^4]。 4. **输入/输出延迟约束如何影响FPGA内部布局布线？** > 工具会根据延迟值调整内部逻辑的映射和布线策略，例如对高延迟路径优先布局[^1]。 5. **如何验证约束在实际板卡上的有效性？** > 通过示波器测量数据-时钟时序关系，对比实际延迟与约束值[^2][^4]。 [^1]: `set_input_delay`约束外部数据到达时间，指导综合工具优化内部路径。 [^2]: 输入延迟约束直接影响FPGA内部第一级寄存器的建立/保持时间检查。 [^3]: 输出延迟需参考外部器件锁存时钟（可能需虚拟时钟）。 [^4]: 输出延迟的实质是调整数据相对时钟的到达时间以满足外部器件时序要求。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值