54、两相时钟与新型锁存器设计及两级逻辑电路功耗优化

两相时钟与新型锁存器设计及两级逻辑电路功耗优化

在电子电路设计中，时钟策略和锁存器设计对电路的性能和功耗有着至关重要的影响。同时，CMOS 门电路的功耗问题也是研究的热点之一。本文将围绕两相时钟、新型锁存器设计以及基于输入向量变化概率的两级逻辑电路功耗降低方法展开探讨。

两相时钟与锁存器设计

1. 时钟逆变器能耗分析

对于放电小输出电容的逆变器，其能耗可以用以下公式表示：
[E_{co} = V_{dd} \cdot t_{t} \cdot I_{d0p}(V_{dd}) \cdot \frac{1}{\alpha_{p} + 1} \cdot \frac{1}{2\alpha_{p}} \cdot \frac{(1 - v_{tn} - v_{tp})^{\alpha_{p}+1}}{(1 - v_{tp})^{\alpha_{p}}}]
其中，(t_{t}) 是输入过渡时间，(I_{d0p}) 是依赖于 (V_{dd}) 的 PMOS 饱和漏极电流，(\alpha) 是 PMOS 的速度饱和指数，(v_{tp}) 是 PMOS 的归一化阈值电压，(v_{tn}) 是 NMOS 的归一化阈值电压。

从这个公式可以得出两个结论：
- (E_{CO}) 与输入斜坡时间线性增加。
- (E_{CO}) 对电源电压的依赖性远大于二次方，因为 (I_{d0p}) 随 (V_{dd}) 的增加超过线性。

例如，在 2.5V 时，B 中触发器内逆变器的交叉电流与开关能量比为 0.7，而 C 中相应锁存器内逆变器的该比值超过 9。这表明，缓慢的时钟斜坡与高电源电压结合会极大地增加交叉电流对总能耗的贡献。