21、晶体管 - 晶体管逻辑（TTL）技术全解析

晶体管 - 晶体管逻辑（TTL）技术全解析

1. TTL 输入电阻计算与浮空输入问题

在 TTL 电路中，电阻的选择对于电路的正常运行至关重要。当需要用电阻将 10 个 LS - TTL 输入拉低时，根据公式计算，下拉电阻 (R_{pd}) 需满足 (R_{pd}<0.5 / (10 ⋅ 4 ⋅ 10^{−3}))，即 (R_{pd}<125 Ω)。同理，对于上拉电阻，若要为每个未使用的输入提供 20 µA 电流，同时产生不低于正常门输出的高电平（2.7 V），当驱动 10 个 LS - TTL 输入时，上拉电阻 (R_{pu}) 需满足 (R_{pu}< 2.3 / (10 ⋅ 20⋅10^{-6}))，即 (R_{pu}< 11.5 KΩ)。

TTL 电路中未连接（浮空）的输入表现得如同施加了高电压，这是因为基极电阻 (R_1) 会将其拉高。然而，(R_1) 的上拉能力远弱于驱动该输入的 TTL 输出。所以，电路中的少量噪声，如其他门切换时产生的噪声，可能会使浮空输入错误地表现为低电平。为确保可靠性，未使用的 TTL 输入应连接到稳定的高或低电压源。

2. 其他 TTL 门类型

虽然与非门是 TTL 系列的“主力军”，但其他类型的门也可基于相同的通用电路结构构建。以 LS - TTL 或非门为例，其电路结构中，若输入 (X) 或 (Y) 为高电平，相应的分相晶体管 (Q_{2X}) 或 (Q_{2Y}) 会导通，从而关闭 (Q_3) 和 (Q_4)，同时开启 (Q_5) 和 (Q_6)，输出为低电平；若两个输入均为低电平，则两个分相晶体管都关闭，输出为高电平。

LS - TTL 或非门的输入电路、分相器和输出