83、数字电路中的NMOS与TTL逻辑门技术解析

数字电路中的NMOS与TTL逻辑门技术解析

1. NMOS逻辑门

1.1 NMOS NOR门

基本的NMOS逻辑反相器可轻松修改以产生多输入的NOR和NAND逻辑门。NOR功能可通过将并行输入晶体管连接到一个公共上拉负载来实现。以图14.25(a)所示的双输入NOR门为例，若要增加输入数量，只需添加更多的并行输入晶体管。

当电路的任一输入为高电平时，电流将通过Qy被下拉，导致输出电压为低电平。只有当两个输入同时为低电平时，电流iy才会变为零，此时输出电压将达到高电平状态。

NOR门中的输入晶体管在几何上是相同的。它们的宽长比的选择要确保每个器件都能独立地使输出在低电平状态下降至Voz（Voz是根据单输入反相器定义的）。例如，对于基于宽长比为3的反相器的双输入NOR门，其几何布局如图14.25(b)所示，此时W4 = Wg = 3Wy，L4 = Lp = Ly。

1.2 NMOS NAND门

NAND逻辑功能通过串联输入晶体管来实现，如图14.26(a)所示的双输入门。若要增加输入数量，只需串联更多的输入晶体管。只有当两个输入都为高电平时，Q1和Q2才会导通，电路输出才会为低电平。若A或B中有一个为低电平，iy的导电路径将被切断，iy变为零。

与NOR配置一样，NAND配置中的输入晶体管在几何上也是相同的。但与NOR门不同的是，输入器件的宽长比必须大于具有相同宽长比的反相器的宽长比。以图14.26(a)的双输入门为例，两个串联器件的有效沟道长度L4 + Lg是单个器件的两倍。如果W1和L1是单晶体管反相器中输入器件所需的尺寸，那么Q4和Q3的宽度必须为2W1，长度为L1。这样选择宽长比可确保当输