一、介绍
1>综合工具是Synopsys公司的Design Compiler
2>DC功能是把RTL级的代码转化为门级网表
3>综合包括转译(Translation)、优化(Optimization)、映射(Mapping)三个过程。
在转译过程中,软件自动将源代码翻译成每条语句所对应的功能模块以及模块之间的拓扑结构,这一过程是在综合器内部生成电路的布尔函数的表达,不做任何的逻辑重组和优化。
在优化过程中,基于所施加的一定时序和面积的约束条件,综合器按照一定的算法对转译结果作逻辑优化和重组。
在映射过程中,根据所施加的一定的时序和面积的约束条件,综合器从目标工艺库中搜索符合条件的单元来构成实际电路。如果在综合时,链接了厂家的库文件,则门级电路使用的器件是厂家库文件中提供的器件。
二、相关知识
1.set_dont_touch
在当前设计中的单元格、网、引用和设计以及库单元格上设置dont_touch属性,以防止在优化过程中修改或替换这些对象
使得DC在综合的时候不会给时钟网络加入BUFFER以满足skew的要求:set_dont_touch_network [get_clocks clk]
2.compile_ultra
对当前的设计进行高质量的编译,以获得更高质量的结果
3.create_colck
<