【读书笔记·VLSI电路设计方法解密】问题26：什么是漏电流问题

功耗现已成为半导体行业面临的主要技术难题。在当前基于CMOS的VLSI电路中，有两种主要的功耗来源：动态功耗和静态功耗。动态功耗来源于晶体管的切换以及芯片上数百万逻辑门输出端的电容反复充电和放电，是芯片为产生有效输出所消耗的能量。静态功耗则指即使在晶体管关闭时也会泄漏的电流，它是晶体管在没有执行任何有用操作时所消耗的功率。直到最近，动态功耗一直是功耗的主要来源。然而，随着工艺尺寸的不断缩小，较小的通道长度加剧了漏电问题。特别是当工艺技术进入到小于0.1微米的范围时，漏电功耗的增加速度远超动态功耗，因此它逐渐在总功耗中占据主导地位。

对于深亚微米MOSFET晶体管，有六种短沟道漏电机制，如图3.9所示。I1是反向偏置p-n结的漏电流，I2是亚阈值漏电流或弱反转电流，I3是栅漏电或通过栅氧化层的隧穿电流，I4是由热载流子注入导致的栅电流，I5是栅引起的漏极漏电（GIDL），I6是通道击穿电流。其中，I2、I5和I6是晶体管处于关态时的漏电机制，而I1、I3和I4可发生在晶体管的开态和关态。漏电流受到阈值电压、通道尺寸（物理）、通道/表面掺杂轮廓、漏极/源极结深、栅氧化层厚度和VDD电压的影响。目前，静态功耗的主要组成部分是亚阈值