超级会员免费看
这是一个关于IC前端虚拟项目的工程，计划在3到4周内完成。主要内容包括芯片设计和验证的详细流程。
本工程为IC虚拟项目工程，预期完成时间为3~4周，规划如下。
| 时间 | 工作安排 | 备注 |
|---|---|---|
| day0 | 熟悉mvu特性和背景 熟悉指令概念 |
|
| day1~2 | 熟悉AXI/APB总线和握手协议，明确mvu对外接口功能，熟悉需要的cbb代码 | 可参考：https://gitee.com/gjm9999/verilog_cbb |
| day3 | 熟悉工程目录，完成工程的目录初始化 |
芯片设计流程：
| 时间 | 工作安排 | 备注 |
|---|---|---|
| day4~5 | 设计mvu内部结构，完成spec文档 | |
| day6 | 完成mvu寄存器文档 | |
| day7~8 | RTL编码并组织rtl filelist | |
| day9 | 完成RTL的编译和lint清理 | 基于vcs和spyglass完成 |
| day10~11 | 基于提供的ver进行模块验证和d |
订阅专栏 解锁全文
扫一扫
1093
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
