【前端验证】环境仿真中对于寄存器配置的随机策略讨论

尼德兰的喵

已于 2023-02-20 18:02:05 修改

阅读量1.7k

点赞数

分类专栏：芯片前端验证 uvm ral_model与寄存器集成尼德兰的喵全内容专栏文章标签：前端 uvm verilog 芯片

于 2023-02-20 18:00:22 首次发布

本文链接：https://blog.youkuaiyun.com/moon9999/article/details/129129077

版权

尼德兰的喵全内容专栏同时被 3 个专栏收录

154 篇文章 ¥299.90 ¥399.90

订阅专栏

超级会员免费看

uvm ral_model与寄存器集成

19 篇文章 ¥99.90 ¥299.90

订阅专栏

超级会员免费看

芯片前端验证

57 篇文章

订阅专栏

本文探讨了环境仿真中寄存器配置的随机性，包括如何在UVM中启用寄存器字段的随机化，以及两种随机策略——加法式和减法式的应用。减法式随机被作者选为更符合随机测试本质的方法，并提供了通过脚本自动生成随机寄存器模型的方案。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

前言

本篇文章旨在讨论环境仿真中对于寄存器配置的随机。

寄存器域的随机性

使用ralgen生成的寄存器本身是rand属性的，也就是说其自身是可以通过约束随机的方式在用例中进行随机性配置的，比如下面这个寄存器：

class ral_reg_REG_PRJ_sys_cfg_base_config extends uvm_reg;
    rand uvm_reg_field mode;
    rand uvm_reg_field kernel_size;
    rand uvm_reg_field stride;

    function new(string name = "REG_PRJ_sys_cfg_base_config");
        super.new(name, 32,build_coverage(UVM_NO_COVERAGE));
    endfunction: new
   virtual function void build();
      this.mode = uvm_reg_field::type_id::create("mode",,get_full_name());
      this.mode.configure(this, 2, 0, "RW", 1, 2'h0, 1, 1, 0);
      this.kernel_size = uvm_reg_field::type_id::create("kernel_size",,get_f