超级会员免费看
本文介绍了如何构建一个用于实时信号检查的快速断言体系，适用于verilog和systemverilog设计。通过设定信号在仿真过程中的取值范围限制，能够在早期发现问题。文章展示了应用场景，如检查信号的有效取值，并给出了代码示例，演示了如何实现这些检查。目前，体系已完成大部分功能，但还需处理如何在RTL中获取环境结束状态的问题，作者计划后续解决。
前言
继续致力于搭建设计能够快速使用简单上手的断言体系！在前面两部分内容中，已经完成对x态和z态的检查脚本支持，这一篇完成的是，信号在仿真过程中的实时状态检查，以便快速发现问题；
应用场景
典型的应用场景比如：
1.系统中的arlen只支持0/1/3/7/F，那么就要对出口信号进行valid有效时的取值检查；
2.cnt计数不能超过max_num否则就要及时报错；
3.输入信号不能超过约定范围，否则报错发下验证环境问题；
对于这类场景，都可以通过对信号约束其仿真过程中的取值范围来进行快速检查，及早发现问题；
成果展示
还是那个熟悉的文件，老演员了：
订阅专栏 解锁全文
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
